Loading [MathJax]/jax/output/HTML-CSS/fonts/TeX/fontdata.js

Wir haben festgestellt, dass Javascript in deinem Browser nicht aktiviert ist. Aufgrund des dynamischen Charakters unserer Website muss Javascript allerdings entsprechend aktiviert sein. Bitte lese dir unsere Geschäftsbedingungen durch, um mehr Informationen zu erhalten.

Descripción de hardware en VHDL

BENIGNO MUÑOZ

Kopieren und bearbeiten

Vhdl source file

Beschreibung

CSD project_1 (EX1A)

Mindmap von Cristina Pérez9355, aktualisiert more than 1 year ago

	Erstellt von Cristina Pérez9355 vor fast 10 Jahre

(0)

Zusammenfassung der Ressource

Vhdl source file

synthesis
1. circuit synthesized for a target chip PDL, FPGA
  1. VHDL-based simulation TestBench
    1. behavioral high-level simulation
    2. Gate-level simulation
      1. Run simulation
  2. LAB test & measurements
Circuit_1.vhd
writing a text file scriptum editor
1. equation
schematic entry translation
1. schematic

Zusammenfassung anzeigen Zusammenfassung ausblenden

0 Kommentare

There are no comments, be the first and leave one below:

To join the discussion, please sign up for a new account or log in with your existing account.

Möchten Sie kostenlos Ihre eigenen Mindmaps mit GoConqr erstellen? Mehr erfahren.

Nächster

Vhdl source file

Beschreibung

Zusammenfassung der Ressource

0 Kommentare

ähnlicher Inhalt