12012531
Beschreibung
Erzeugt von David Bratschke
|
Erstellt von David Bratschke
vor mehr als 8 Jahre
|
|
| Frage | Antworten |
| Ergänze: Bei der Mehrzyklen-Mikroarchitektur wird der auszuführende Befehl in ....? | mehrere Schritte aufgegliedert |
| Wann kann der Prozessor bei einer Mehrzyklenarchitektur auf den Speicher, Registersatz und ALU zugreifen? | Grds. in jedem einzelnen Schritt eines Befehls |
| Wieviele Addierer werden bei einer Mehrzyklenarchitektur benötigt? | Nur einer in der ALU |
| Wie wird bei einer Mehrzyklusarchitektur entschieden, für welchen Zweck die ALU genutzt wird? | durch Steuersignale der Steuereinheit und die beiden Multiplexer an den Eingängen der ALU |
| Inwiefern unterscheidet sich die Mehrzyklenarchitektur in Sachen Daten- und Befehlsspeicher von der Einzyklusarchitektur? | Bei dieser sind Daten- und Befehlsspeicher kombiniert in einer Funktionseinheit |
| Was ist der erste Schritt, der bei der Ababeitung eines Befehls in der Mehrzyklenarchitektur vollzogen wird? | Laden des Befehls aus dem Speicher und speichern in dem Befehlsregister |
| Warum wird bei der Mehrzyklenarchitektur ein Befehl zunächst in einem extra Befehlsregister zwischengespeichert? | Damit dieser dann auch für spätere / weitere Zyklen zur Verfügung stehen kann |
| Wozu dient das IR-Write-Signal? | Dieses wird gesetzt, wenn das Befehlsregister mit einem neuen Befehl aktualisiert werden soll |
| Was geschieht in einer Mehrzyklenarchitektur beim lw-Befehl nachdem dieser ins Befehlsregister gespeichert wurde? | Es wird die Basisadresse vom Registersatz gelesen, diese befindet sich im rs-Feld des Befehls[25:21] |
| An welchem Port des Registersatzes wird die Basisadresse für den Speicherzugriff beim lw-Befehl bereitgestellt? | Am Ausgang: Lese-Daten-1 |
| Woher wird beim lw-Befehl das Offset bestimmt? | Dieser wird aus dem unmittelbaren Feld des Befehls (Befehl[15:0]) gelesen und durch eine Vorzeichenerweiterung auf einen 32-Bit-Wert vergrößert |
| Muss in der Mehrzyklenarchitektur für einen lw-Befehl die ALU benutzt werden? | Ja, um das Offset zur Basisadresse zu addieren |
| Wie müssen die Steuersignale der Multiplexer zur Operandenauswahl vor der ALU für den lw-Befehl gesetzt werden? | Bei dem lw-Befehl muss dafür ALUScrA = 1 und ALUSrcB[1:0] = 10 sein. |
| Wie muss das Steuersignal "ALUOperation" gesetzt werden, um die für den lw-Befehl gewünschte Addition in der ALU auszuführen? | Dieses muss der Bitfolge 010 entsprechen |
| Was geschieht beim lw-Befehl mit dem Ergebnis der Addition in der ALU? | Nach der Addition der beiden Operanden wird das ALU-Ergebnis im ALUOut-Register zwischengespeichert |
| Was geschieht beim lw-Befehl nachdem die endgültige Adresse berechnet und im ALUout-Register gespeichert wurde? | Anschließend wird das Datenwort an der berechneten Adresse aus dem Speicher gelesen und in das Speicherdatenregister geladen |
| Was geschieht beim lw-Befehl ganz am Ende nachdem das Datenwort aus dem Speicher gelesen und in das Speicherdatenregister geschrieben wurde? | Es wird der Inhalt des Speicherdatenregisters in den Registersatz geschrieben |
| Wie muss das "IorD"-Signal für den lw-Befehl gesetzt werden? | Zum Schreiben des Datenwortes aus dem Speicher ins Speicherdatenregister auf 1 (Für den Befehl selbst vorher natürlich 0) |
| Wie müssen das Signal "MemToReg" und "RgDst" für den lw-Befehl bei einer Mehrzyklenarchitektur gesetzt werden, damit das Datenwort am Ende auch in das Zielregister geschrieben werden kann? | Dieses muss gesetzt und RegDst = 0 sein, damit das rt-Feld (Befehl[20:16]) des Befehlswortes als Zieladresse im Registersatz genutzt wird |
| Wie funktioniert die Erhöhung des Befehlszählers nach einem Befehl bei einer Mehrzyklenarchitektur? | Es wird wieder die ALU genutzt, dazu muss das Steuersignal ALUSrcA = 0 und ALUSrcB[1:0] = 01 sein und das Ergebnis wird dann in den PC geschrieben |
| Wie müssen die Signale "PCSrc" und "PCWrite" für eine automatische Erhöhung des Befehlszählers gesetzt werden? | PCSrc = 0 ist. Und PCWrite = 1 (stellt sicher, dass in das PC-Register nur in bestimmten Zyklen geschrieben wird) |
| Wie müssen "ALUSrcA" und "ALUSrcB" für einen R-Type-Befehl gesetzt werden, um die richtigen Operanden in der ALU nutzen zu können? | ALUSrcA = 0; und ALUSrcB[1:0] = 00 |
| Wie muss das Signal "Branch" für einen R-Type-Befehl gesetzt werden? | Dieses muss 0 sein |
| Wohin wird bei einem R-Type-Befehl das Ergebnis einer ALU-Berechnung zunächst geschrieben? | In das ALUout-Register |
| Wie müssen die Signale "RgDst" und "MemToReg" für einen R-Type-Befehl gesetzt werden, um das Ergebnis in das entsprechende Zielregister schreiben zu können? | Das Steuersignal RegDst muss gesetzt und MemtoReg = 0 sein |
| Was ist der Vorteil der Mehrzyklenarchitektur gegenüber der Einzyklusarchitektur? | Die Abhängigkeit der Taktfrequenz von der langsamsten Ausführungseinheit wird vermieden. Die Zahl der Taktzyklen pro Befehl variiert in Abhängigkeit von seiner Komplexität. |
| Ist ein Mehrzyklusprozessor grds. schneller als eine Einzyklusarchitektur? | Nein. |
| Welchen Vorteil bietet die Mehrzyklenarchitektur? | Es wird nur noch ein Addierer (ALU) benötigt |
| Welche Komponenten werden bei einer Mehrzyklusarchitektur zusätzlich benötigt? | Zusätzliche Multiplexer und Hardwareregister, auf die von außen nicht zugegriffen werden kann |
Möchten Sie mit GoConqr kostenlos Ihre eigenen Karteikarten erstellen? Mehr erfahren.