Was muss in der Befehlsholephase(IF) bei der Single-Cycle-Architecture bereits bereitstehen?

Welche drei Arten (Types) von Befehlen gibt es bei MIPS?

Wohin wird der PC bei der Single-Cycle-Architecture in der Befehlsholephase geschaltet?

Was gibt der Befehlsspeicher bei der IF-Phase am "Lese-Daten"-Port aus?

Ergänze:
Mit dem Befehlswort wird die nächste Operation bestimmt, die ...?

Was geschieht bei einem
lw (load word)-Befehl als Erstes nachdem der Befehl aus dem Befehlsspeicher ausgegeben wurde?
(Single-Cycle-Architecture)

Wie wird bei einem lw-Befehl der Inhalt des Quellregisters ausgelesen?
(Single-Cycle-Architecture)

In welchem Teil des lw-Befehlswortes wird die Adresse des Quellregisters (rs) spezifiziert?

Warum muss das 16Bit
Immediate-Feld beim MIPS-lw-Befehl
auf 32Bit erweitert werden?

Welche Bits des Befehlswortes spezifizieren beim lw-Befehl das unmittelbare Feld?

Wie wird bei MIPS die effektive Adresse bei einem lw-Befehl berechnet?

Wie erfolgt bei MIPS die Auswahl der arithmetischen der logischen Operation, die die ALU durchführen soll?

Wohin wird das Ergebnis der Adressberechnung in der ALU beim lw-Befehl verbunden?
(Single-Cycle-Architecture)

Was geschieht beim lw-Befehl, nachdem die richtige Adresse an den Adresseingang des Datenspeichers angelegt wurde?
(Single-Cycle-Architecture)

Wohin muss der "Lese-Daten"-Ausgang des Datenspeichers beim lw-Befehl hin verbunden sein?
(Single-Cycle-Architecture)

Wo wird im lw-Befehlswort das Zielregister spezifiziert?

Welches Signal muss gesetzt sein, damit beim lw-Befehl der Inhalt der Speicherzelle aus dem Datenspeicher in das Registerfile geschrieben werden kann?
(Single-Cycle-Architecture)

Was ist der letzte Schritt, der vollzogen werden muss,
damit der lw-Befehl vollständig ist?
Wie wird dieser vollzogen?
(Single-Cycle-Architecture)

Welche Funktionen bzw. Schritte sind beim sw-Befehl im Vergleich zum lw-Befehl gleich?
(Single-Cycle-Architecture)

Worin unterscheidet sich (bei SCA) der
sw-Befehl vom lw-Befehl?

Wo ist beim sw-Befehl die Adresse des Registers spezfiziert, dessen Inhalt in den Speicher geschrieben werden soll?

An welchem Ausgang des Registerfiles wird der Inhalt des im rd-Feld spezifizierten Register beim sw-Befehl ausgegeben?

Wie ist bei MIPS der "Lese-Daten-2"-Ausgang mit dem Schreibe-Daten-Eingang des Datenspeichers verbunden?

Wie müssen bei MIPS für den
sw-Befehl die Steuersignale
MemWrite und RegWrite gesetzt sein?

Was kennzeichnet die MIPS-R-Type Befehle?

Nenne Beispiele für R-Type-Befehle der MIPS-Architektur.

Was wird benötigt, um eine Auswahl, zwischen dem Registerinhalt an Lese-Daten 2 oder dem vorzeichenerweiterten, unmittelbaren Feld des Befehlswortes als Operand für die ALU für R-Type Befehle zu ermöglichen?

Über welches Steuersignal wird bei MIPS (Single-Cycle) gesteuert, von wo der zweite ALU-Operand bezogen wird?

Wie muss das Signal ALU-Src
gesetzt werden, damit die ALU den zweiten Operanden vom Ausgang "Lese-Daten 2" des Registerfiles bezieht?

Woher bezieht bei MIPS (SC) die ALU den zweiten Operanden,
wenn ALUsrc = 1 ist?

Wohin werden bei R-Type-Befehlen der MIPS-Architektur die Ergebnisse geschrieben?

Wie muss das MemtoReg-Signal bei der MIPS (SC) für einen R-Type Befehl gesetzt werden?

Woher wird bei R-Type-Befehlen die Adresse für das Zielregister bestimmt?

Was wird das Steuersignal "RegDst" gesteuert?

Was macht der beq-Befehl?

Wo ist der Verzweigungs-Offset im beq-Befehlswort spezifiziert?

Warum wird beim beq-Befehl das unmittelbare Feld vorzeichenerweitert und mit 4 multipliziert?

Wie berechnet sich der neue Wert des Befehlszählers beim beq-Befehl?

Was bewirkt das zweifache linksshiften des vorzeichenerweiterten unmittelbaren Feldes beim beq-Befehl?

Wie werden beim beq-Befehl
die beiden Register-Inhalte auf Gleichheit geprüft?

Was bewirkt das Steuersignal "PCSrc" und der zugehörige Multiplexer?