Andrey Luiz
Quiz by , created more than 1 year ago

GRUPO 5 ANDREY LUIZ VITOR HUGO GABRIEL FREITAS SAHYMON GONÇALVES VITOR

4
0
0
No tags specified
Andrey Luiz
Created by Andrey Luiz almost 2 years ago
Close

QUESTIONARIO PARALELISMO EM NIVEL DE INSTRUÇÕES E PROCESSADORES

Question 1 of 10

1

O que consiste a arquitetura do Pentium 4?

Select one or more of the following:

  • Intel i5

  • Casca exterior CISC com um núcleo RISC

  • Arquitetura ARM

  • Cache

Explanation

Question 2 of 10

1

O Pentium Pro introduz um design modesto completo.
A afirmação está?

Select one of the following:

  • True
  • False

Explanation

Question 3 of 10

1

Quais são os quatro estágios do pipeline?

Select one or more of the following:

  • Decodificação da operação, busca de instrução, teste de execução e atualização do resultado.

  • Decodificação da operação, busca de instrução, analisar operação e testar atualização do resultado.

  • Busca de instrução, decodificação da operação, executar operação e atualização da operação.

  • Busca de instrução, decodificação da operação, executar operação e atualização do resultado.

Explanation

Question 4 of 10

1

Assim como a primeira instrução, a segunda instrução do paralelismo em nível de instruções pode ser obtida, decodificada e executada, não precisando de dados produzidos pela primeira.

Select one of the following:

  • True
  • False

Explanation

Question 5 of 10

1

O paralelismo de máquina e determinado pelo número de instruções que podem ser obtidos e executadas ao mesmo tempo.

Select one of the following:

  • True
  • False

Explanation

Question 6 of 10

1

O paralelismo de máquina limitado irá usar todo desempenho ilimitado importando com a natureza do programa

Select one of the following:

  • True
  • False

Explanation

Question 7 of 10

1

A operação do pentium pode ser resumida da seguinte maneira:
1-Busca de instruções na memória;
2-Traduzir instruções em micro-operações;
3.Execução das micro-operações em pipeline superescalares possibilitando execução fora de ordem;
4.Retorno da execução das micro-operações passa para os registradores do processador na ordem do programa original."

Select one of the following:

  • True
  • False

Explanation

Question 8 of 10

1

Sabendo que o pepiline do Pentium 4 possui uma lógica de execução em ordem (FRONT-END) que é divida em 4 Etapas da operação do Pentium.
Assinale a sentença que contém as 4 etapas em ordem:

Select one or more of the following:

  • GERAÇÃO DE MICRO-OPS; RENOMEAÇÃO DOS REGISTRADORES; DRIVE; BUSCA DE TRACE CACHE.

  • BUSCA DE TRACE CACHE; GERAÇÃO DE MICRO-OPS; PONTEIRO DA PRÓXIMA INSTRUÇÃO DO TRACE CACHE; DRIVE.

  • BUSCA DE TRACE CACHE; PONTEIRO DA PRÓXIMA INSTRUÇÃO DO TRACE CACHE; FILA DE MICRO-OPS; GERAÇÃO DE MICRO-OPS.

  • GERAÇÃO DE MICRO-OPS; PONTEIRO DA PRÓXIMA INSTRUÇÃO DO TRACE CACHE; BUSCA DE TRACE CACHE; DRIVE.

  • GERAÇÃO DE MICRO-OPS; FILA DE MICRO-OPS; DRIVE; RENOMEAÇÃO DOS REGISTRADORES; DRIVE.

Explanation

Question 9 of 10

1

O Córtex -A8 é um processador da família ARM, referido como processador de aplicação. Um processador de aplicações ARM é um processador embarcado que executa sistemas operacionais complexos para aplicações sem fio .A respeito do Córtex -A8 assinale a alternativa correta.

Select one or more of the following:

  • Refere-se aos atributos de um sistema visíveis a um programador ou, em outras palavras, aqueles atributos que possuem um impacto direto sobre a execução lógica de um programa.

  • O fluxo principal das instruções se dá por meio de três unidades funcionais que implementam um pipeline duplo de 13 estágios e com emissão em ordem.

  • Explora o fato de que componentes como transistores, resistores e condutores podem ser fabricados a partir de um semicondutor como o silício

  • Termo originalmente referenciando o gabinete que contém a unidade central de processamento ou “main frame” de uma grande máquina de processamento em lotes (batch)

Explanation

Question 10 of 10

1

A unidade de leitura de instruções inclui também a cache L1 de instruções
Como pode haver vários desvios não resolvidos no pipeline, às leituras das instruções é especulativo, o que significa que não há garantia que elas serão executadas.
Um desvio ou uma instrução excepcional no fluxo de código pode causar o esvaziamento do pipeline, descartando instruções lidas.

Select one of the following:

  • True
  • False

Explanation

Previous
Next