Pipeline
Diapositivas del conjunto (5)
-
- Para M instruções em um pipeline de K estágios e ciclo de máquina T:
- tempo = [K+(M-1)]*T
- Se M>>K -> tempo ~ M*T
- Ex: 4 instruções, 4 estágios, 2s por ciclo [obs: sempre supôr 1 ciclo por estágio]
- |_||_||_||_| -> 1a instrução = K ou 4 ciclos
- |_||_||_||_| -> 2a instrução = 1 ciclo
- |_||_||_||_| -> 3a instrução = 1 ciclo
- |_||_||_||_| -> 4a instrução = 1 ciclo
- (4+(4-1))*2 = 7*2=14s
-
- IPLAN/RJ - 1999 – ANALISTA DE SISTEMAS (GERAL)
- 25 - Um processador vetorial dispõe de uma estrutura pipeline
- uniforme para acelerar operações aritméticas em dados. O pipe opera
- a uma frequência de clock de 80 Mega Hertz. Uma série de 15
- tarefas similares submetidas ao pipe é executada em 250 nseg (1 nseg
- = 10-9 do segundo). Nessas condições, pode-se afirmar que o
- número de estágios do pipe é:
-
- a) 4
- b) 5
- c) 8
- d) 10
- e) 6
-
- 80*(10^6) MegaHz para descobrir quanto vale 1 ciclo(que é o quanto é usado para cada estágio)
- 80*(10^6) ciclos - 1s
- 1 - x
- x = 0.125x10^-7 = 12.5 x 10^-9 = 12.5 ns por ciclo
- 250ns = (e+(15-1))*12.5ns
- 250/12.5 = e + 14
- 20 = e + 14
- e = 6
- Letra E.
-
- EsFCEx - 2007 - EsFCEx - Aluno - EsFCEx - Informática
- Dois processadores, M–5 e M–7, implementam o mesmo conjunto de instruções. O processador M–5 usa um pipeline de 5 estágios e um ciclo de relógio de 10 nanosegundos. O processador M–7 usa um pipeline de 7 estágios e um ciclo de relógio de 7,5 nanosegundos. Analise as afirmativas e, a seguir, assinale a alternativa correta.
- I. O pipeline do M–7 tem um desempenho máximo melhor do que o pipeline do M–5.
- II. A latência de uma instrução é menor no pipeline do M–7 do que no do M–5.
- III. Programa executando no M–7 sempre “rodará” mais rápido do que executando no M–5.
- a) Somente I está correta
- b) Somente II está correta
- c) Somente I e II estão corretas
- d) Somente II e III estão corretas
- e) Todas as afirmativas estão corretas
-
- M-5: 5 estágios e 10ns por ciclo
- M-7: 7 estágios e 7.5ns por ciclo
- Para 1 instrução:
- M-5 -> 5*10ns = 50ns
- M-7 -> 7*7.5ns = 52.5ns
- Logo, a afirmativa 3 está errada.
- Para 3 instruções:
- M-5 -> (5+(3-1))*10ns = 70ns
- M-7 -> (7+(3-1))*7.5ns = 67.5ns
- Logo, afirmativa 1 está correta.
- De 3 para mais instruções,
- M-7 será mais rápido.
- latência = n estágios / tempo de 1 ciclo
- latência de M-5 = 5/10 = 0,5
- latência de M-7 = 7/7.5 = 0,9333
- Logo, a afirmativa 2 está errada.
- A latência de uma instrução é MAIOR
- no pipeline do M–7 do que no do M–5.
- Letra A.