CMOS Logic Gate

Por favor espera - en proceso…

Pregunta 1 de 3

Selecciona la opción correcta de los menús desplegables para completar el texto.

CMOS Logic Circuit consists of two networks, one Pull Down Network (PDN) and, one Pull Up Network (PUN). PDN are constructed of ( nMOS, pMOS ) while PUN of ( pMOS, nMOS ). ( PDN, PUN ) will conduct for all input combinations that require a low output and will pull output to ground while ( PUN, PDN ) is OFF.

Explicación

Pregunta 2 de 3

Which logic gate is shown in the picture

Selecciona una de las siguientes respuestas posibles:

NOR Gate
NAND Gate
Transmission Gate

Explicación

Pregunta 3 de 3

Which logic gate is shown in the picture

Selecciona una de las siguientes respuestas posibles:

NAND Gate
Transmission Gate
NOR Gate

Explicación

Para volver atrás y cambiar cualquiera de tus respuestas, usa la barra de progreso verde bajo el menú en la cabecera o
vuelve a la pregunta anterior.

Cargando tus resultados

Dado que esto es una vista previa, tus resultados no serán enviados.

Reiniciar Vista Previa

["https://examtimeassets.s3.amazonaws.com/uploads/fill_the_blanks_dropdown_question/image/2840716/desktop_f94a30c6-7c53-4780-a4d2-5ae0d3fdf497.png","https://examtimeassets.s3.amazonaws.com/uploads/multiple_choice_question/image/2840733/desktop_1b543f47-04ca-43dc-9ca4-559c4cc44f22.png","https://examtimeassets.s3.amazonaws.com/uploads/multiple_choice_question/image/2840736/desktop_60328fca-27ab-407f-9bec-7c3f1613cc93.png"]

	Creado por shen0109 hace más de 10 años