3.2 Computersysteme I, Speicherglieder

Question	Answer
Welche Eigenschaft von Schaltnetzen muss man aufgeben, um aus logischen Gattern Speicherglieder bauen zu können?	Die Zyklusfreiheit
Wie kann man aus zwei Invertern ein Schaltnetz aufbauen, welches zumindest eine Zeit lang boolesche Werte speichert?	Indem man diese im Kreis verknüpft
Wie werden Flipflops noch genannt?	Latch
Durch welches logische Gatter kann man die Speicherung von Werten noch realisieren? Wie?	Durch zwei NOR-Gatter, indem man diese ebenfalls im Kreis verknüpft. (SR-Latch)
Wie kann man bei einem Latch dafür sorgen, dass man von außen steuern kann, welcher Wert gespeichert werden soll?	Indem man statt Inverter NOR-Gates nimmt und deren zweite Eingangssignale als Steuersignale nutzt (SR-Latch)
Was ist ein "Setzvorgang" bei einem SR-Latch?	bei einem SR-Latch das Signal S für eine gewisse Mindestzeit auf 1 und dann wieder auf 0 zu setzen..
Für wie lange muss bei einem SR-Latch das entsprechende Steuersignal mindestens anliegen, um eine Änderung des gespeicherten Wertes zu bewirken?	Mindestens zwei Verzögerungszeiten eines NOR-Gatters
Was für Eingangswerte muss man bei einem SR-Latch anlegen, um eine 1 zu speichern?	Indem man am S-Eingang eine gewisse Zeit eine 1 anlegt (mindestens zwei NOR-Laufzeiten, während R = 0)
Welche Werte muss man an einem SR-Latch anlegen, um eine 0 zu speichern?	dazu muss R mindestens zwei NOR-Laufzeiten auf 1 gesetzt werden (und S auf 0)
Was ist das sogenannte "Rücksetzen" bei einem SR-Latch?	für eine gewisse Zeit eine 1 am Eingang R anzulegen und daduch zu erreichen, dass dauerhaft eine 0 an Q und eine 1 an Q' anliegt
Wie nennt man den R-Eingang eines SR-Latches?	Rücksetz-Signal oder Reset
Was ist der Unterschied zwischen einem SR-Latch und einem RS-Latch?	das RS-Latch ist ein Speicherglied mit dominantem Rücksetzen, das SR-Latch mit dominantem Setzen
Was passiert bei einem SR-Latch beide Eingänge S und R auf 1 setzt?	sowohl an Q als auch an Q' liegt eine 0 an.
Wie verhalten sich bei einem SR-Latch Q und Q' zueinander ? (wenn man nicht ausgerechnet an R und S gleichzeitig eine 1 anlegt)	Diese verhalten sich invers zueinander
Was passiert, wenn man an einem SR-Latch an beiden Eingängen (S und R) eine 0 anlegt?	Dann kann es bei dem Schaltnetz zu "Flimmern" kommen, d.h. das Schaltnetz beginnt zu schwingen
Warum bzw. Wann kann es bei einem SR-Latch zum Flimmern kommen, wenn man an S und R eine 0 anlegt?	Bei gleichen Verzögerungszeiten der NOR-Gatter schalten diese ihren Ausgang auf 0 welche dann wieder durch das nächste NOR zu 1 wird. Es entsteht im Grunde einen Schwingkreis
Was passiert bei einem SR-Latch wenn R und S gleichzeitig auf 0 gesetzt werden und die NOR-Gates unterschiedliche Verzögerungszeiten aufweisen?	das SR-Latch kann danach gesetzt oder rückgesetzt sein, je nachdem welches Gatter schneller schaltet
Warum ist das gleichzeitige Setzen und Rücksetzen bei einem SR-Latch verboten?	Wegen der Gefahr des Flimmerns nach dem Rückschalten von R = S = 1 auf R = S = 0
Was ist ein JK-Latch bzw. wo ist der Unterschied zu einem SR-Latch?	Es verhält sich wie ein SR-Latch, nur bei J = K =1 wird der gespeicherte Wert invertiert (getoggelt)
Was ist ein D-Flipflop?	Ein D-Flipflop speichert den Wert, der am Dateneingang des D-Flipflops anliegt, wenn das Taktsignal, auch Clock oder CK genannt, eine steigende Flanke hat.
Welchen Vorteil bieten D-Flipflops?	anstatt mittels Steuereingängen anzugegeben, welcher Wert gespeichert werden soll, kann man damit den Wert eines Datensignals, z.B. den Ausgangs eines Schaltnetzes speichern
Was ist ein Taktsignal?	ein im Allgemeinen periodisches Signal, d.h. es hat abwechselnd die Werte 0 und 1.
Was ist die "steigende Flanke" eines Taktsignals?	Der Übergang des Taktsignals von 0 nach 1
Was ist die "fallende Flanke" eines Taktsignals?	Der Übergang des Taktsignals von 1 nach 0
Was macht ein D-Flipflop intern?	es berechnet aus dem Wert des Datensignals und der steigenden Flanke ein Setz–bzw. Rücksetzsignal geeigneter Länge für ein innenliegendes SR-Latch.
Was ist die sog. Setzzeit (Setup-Time) eines D-Flipflops?	Die Zeit, die das Eingangssignal mindestens anliegen muss, damit das D-Flipflop gesetzt werden kann.
Was muss für das Datensignal gelten, damit das D-Flipflop überhaupt funktionieren kann?	der Wert des Datensignals darf sich für je ein Zeitintervall vor und nach der steigenden Flanke nicht ändern.
Woraus setzt sich das Wirkintervall eines D-Flipflops zusammen?	Aus Setz- und Haltezeit
Was ist das sogenannte Kippintervall eines D-Flipflops?	Das Intervall, in dem ein neu eingespeichertes Datensignal frühestens oder spätestens am Datenausgang des Flipflop erscheint
Wie nennt man Flipflops bei denen sich Wirk- und Kippintervall nicht unterscheiden?	Master-Slave-Flipflops
Welchen Vorteil haben Master-Slave-Flipflops?	Bei diesen gibt es keine Rückkopplung auf den Eingang, was zur Änderung des Eingangswertes während des Wirkintervalls führen würde
Woraus bestehen MS-Flipflops?	aus zwei hintereinandergeschalteten Latches mit zeitlich verschobenen Steuersignalen
Wie kann man die Rückkopplung in Speichergliedern ausschließen, sodass man keine MS-Flipflops braucht, sondern auch D-Flipflops reichen?	indem die Taktperiode des Schaltnetzes stets lang genug ist, damit trotz der Verzögerung durch das Schaltnetz das Wirkintervall des Speicherglieds respektiert wird.
Was ist ein Register?	Mehrere mit einem gemeinsamen Taktsignal verbundene D-Flipflops
Welchen Eingang hat ein Register neben dem Takteingang noch?	Einen Load-Eingang
Was gibt der Load-Eingang eines Registers an?	dieser gibt bei der steigenden Taktflanke an, ob tatsächlich gespeichert werden soll (bei Wert 1) oder nicht (bei Wert 0).
Wozu dient der Load-Eingang eines eines Registers?	Damit kann in Schaltwerken die Taktung ausgeblendet werden, so dass der gegenwärtige Inhalt noch einen weiteren Takt bestehen bleibt.
Was ist ein Schieberegister?	Diese besitzen ein zusätzlichen Steuereingang, der angibt, ob der Wert von den Eingängen ”geladen“ wird (bei 1), oder ob (bei 0) die Inhalte von Bit i zu Bit i + 1 (bzw. Bit i-1) geschoben werden

Next up

3.2 Computersysteme I, Speicherglieder

Description

Resource summary

Similar

	Created by David Bratschke over 6 years ago