Kapitel 5 Speicher

Ralf Hammer
Flashcards by Ralf Hammer, updated more than 1 year ago
Ralf Hammer
Created by Ralf Hammer about 5 years ago
16
2

Description

Test PC Technik Flashcards on Kapitel 5 Speicher, created by Ralf Hammer on 03/01/2016.

Resource summary

Question Answer
1. In welche zwei Speichertypen werden Systemspeicher unterschieden? ROM Read only Memory Festwertspeicher oder nur Lesespeicher RAM Random Access Memory Flüchtiger Speicher oder wahlfreier Zugriffsspeicher
2. Erklären Sie den Unterschied zwischen den dynamischen und den statischen RAM-Bausteinen. Geben Sie auch an, welcher schneller und welcher teurer ist.  Dynamischer RAM ist langsamer und muss refreshed werden. DRAM verbraucht weniger Platz im System da er eine hohe Integrationsdichte hat d.h. es können viele Bits in einem sehr kleinen Chip gespeichert werden. DRAM wird als Arbeitsspeicher benutzt und ist das deutlich billigere RAM.  Das statische RAM verbraucht mehr Platz da er eine niedrigere Integrationsdichte hat, ist aber dafür deutlich schneller und wird z. B. als CPU-Speicher benutzt. Der SRAM muss nicht refreshed werden.
3. Wo werden SDRAM und wo werden SRAM eingesetzt?  SRAMS werden als CPU Cache Speicher benutzt.  SDRAM werden als Hauptspeicher, Arbeitsspeicher benutzt.
4. Welche Kriterien sind maßgebend für eine gute Performance eines Video RAM?  wie breit (Busbreite) das Speicherinterface ist (Anbindung des Speichers an den Grafikchip)  Taktfrequenz  verwendete Speichertechnologie  Größe des Grafikspeichers  Gute Kombination aus Speicherart, Geschwindigkeit, Anbindung und Größe
5. Welche ROM- Technologien unterscheidet man?  PROM (Programmable ROM)  EPROM (Erasable PROM)  EEPROM (Electrically EPROM)
6. Was heißt: „ROM, PROM, EPROM, EEPROM, Flash-Speicher“ (in Englische und deutscher Übersetzung) und erklären Sie jeweils mit kurzen Worten die Funktionsweise.  ROM = Read only Memory, Nur Lese Speicher  Dient zum Speichern des Bios (auch variable und feste Datenblöcke), normalerweise werden von den Herstellern bestimmte Informationen über Masken einprogrammiert.  PROM = Programmable Read Only Memory, programmierbarer Nur Lese Speicher  Die Daten können erst nachträglich vom Anwender im Chip programmiert werden, dafür gibt es spezielle PROM-Programmiergeräte.  EPROM = Erasable Programmable Read Only Memory, löschbarer programmierbarer Nur Lese Speicher  Effektivere Programmierung und hohe Datensicherheit  Programmierung wird mit EPROM-Brenner vorgenommen der über eine mitgelieferte Software gesteuert wird. Damit lässt sich der EPROM-Baustein auslesen und beschreiben. Informationen lassen sich in einer Datei abspeichern.  Durch UV-Licht Einwirkung auf den Speicherbaustein kann der Inhalt gelöscht werden.  EEPROM = Electrically Erasable Programmable Read Only Memory, elektrisch löschbarer programmierbarer Nur Lese Speicher  Speicherbausteine werden nicht mehr mittels Bestrahlung durch UV-Licht sondern auf elektrische Weise gelöscht
7. Was bedeutet „SSD“  Solid-State-Drive oder Flash Festplatte
8. Erklären Sie die Funktionsweise mit Vor- und Nachteilen einer SSD.  Funktionsweise: Keine beweglichen Teil wie bei rotierenden Festplatten, dadurch robuster. SSDs werden elektrisch beschrieben.  Vorteile:  Deutlich höhere Schreib und Lese- Geschwindigkeiten,  mechanisch robuster als herkömmliche Festplatten,  verbrauchen im Leerlauf deutlich weniger Strom  sehr geringe Zugriffszeit: besonders auf kleine zufällig verteilte Dateien  Nachteile:  kürzere Lebensdauer bei älteren SSD Platten  deutlich teurer als herkömmliche Festplatten
9. Erklären Sie die Begriffe SDRAM, DDRRAM und SPD-EEPROM mit kurzen Worten.  SDRAM: Singel Data Rate SDRAM (Synchronous Dynamic RAM)  Es werden Position und Größe des Speicherblocks übergeben, welche die CPU benötigt, und das RAM liefert die Daten so schnell, wie die CPU sie entgegennehmen kann. Die Datenausgabe wird von einem Timer gesteuert und das Lesen erfolgt synchron zum Takt. (Synchronous Dynamic RAM)  Übertragung auf ansteigender Flanke des Taktsignals, 1 Wort pro Speicherzugriff  DDR- RAM: Double Data Rate SDRAM  Übertragung auf ansteigender und abfallender Flanke des Taktsignals  Speicherbausteine waren nicht für eine Verdopplung der Zugriffssequenz gewachsen, deshalb wurde das sog. Prefetch (vorausschauendes Holen) eingeführt.  Pro Speicherzugriff wurden dann 2 Wörter geholt. (Dadurch ungefähr doppelte SDRAM Geschwindigkeit.)  Bei den Weiterentwicklungen DDR2 und DDR3 wurde der Prefetch von 2 auf 4 bzw. 8 Wörter erhöht, was die effektive Datenrate jedes Mal verdoppelte.  SPD-EEPROM: Serial Presence Detect-EEPROM  SDRAM-Module verfügen über ein kleines EEPROM, in dem die benötigten Timingwerte gespeichert sind, die das Mainboard-BIOS zu
10. Erklären Sie zum Speicher- Timing folgende Kürzel: CAS, CL, RAS tRCD, Row to Column Delay, Row Precharge Time, tRP, tRAS, Command Rate, CR. Abkürzung Begriff Beschreibung Taktzyklen CL CAS Latency oder Cycle Length Benötigte Zeit zwischen Absenden eines Lesekommandos durch den Speichercontroller und dem Eintreffen der Daten, wenn die richtige Speicherreihe (Row) bereits aktiviert ist 2-11 tRCD RAS to CAS Delay oder Row to Column Delay Wartezeit, bis nach Aktivierung einer Reihe ein Lesekommando gesendet werden darf (falls keine Reihe aktiviert ist). 2-11 tRP Row Precharge Time Wartezeit, bis nach dem Kommando zur Spannungserhöhung (Precharge) die nächste Reihe aktiviert werden kann 2-11 tRAS Row Active Time Benötigte Zyklen zum Zurückschreiben von Speicherzeilen 5-15 Optionale Angaben CR Command Rate Benötigte Zyklen, um die einzelnen Chips auf dem Modul anzusprechen. T1 oder T2
11. Welche Möglichkeiten der Speicheroptimierung gibt es?  Dual Channel:  Moderne Systeme weise zur Erhöhung der Speicherbandbreite ein zweikanaliges Speicherinterface auf.  Wenn zwei gleiche Module eingesetzt werden, können diese gleichzeitig angesprochen werden, indem Speicherzugriffe verteilt werden. Die Speicherbandbreite wird so verdoppelt.  Die Speichermodule sollen die gleiche Größe und die gleichen Speicherparameter haben. Am besten sollten man die Speicher im Packet kaufen.  Triple Channel:  Einige Intel-Prozessoren (mit LGA 1366-Sockel) verfügen über ein Speicherinterface mit drei Kanälen. Die höchste Geschwindigkeit ergibt sich daher, wenn man jeweils drei gleiche Speichermodule einsetzt.  Moderne Prozessoren verfügen auch über Quad Channel Interface d.h. es können 4 Speichermodule gleichzeitig angesprochen werden.  Speicher übertakten:  Den Speichertakt anzuheben ist unsicher da es zu Instabilität kommen kann.  Auch wenn sich durch Overclocking große Leistungssteigerungen erzielen lassen, ist im professionellen Umfeld davon abzuraten.
12. Welche Aufgaben hat ein Cache- Speicher  Der Cache soll die Lücke zwischen der hohen Verarbeitungsgeschwindigkeit des Prozessors und dem im Vergleich sehr langsamen Arbeitsspeicher überbrücken.  Informationen die häufig benötigt werden, werden im Cache abgelegt, da er einen sehr schnellen Zugriff auf die Daten erlaubt.
13. In welcher Reihenfolge werden Cache-Speicher von der CPU angesprochen.
14. Welche Größenordnung und Zugriffsgeschwindigkeiten haben L1- L2- und L3- Caches zueinander?  L1-Cache:  L1-Cache befindet sich on-DIE und ist wenige Kilobytes groß  max. Zugriffsgeschwindigkeiten (Daten können von CPU sofort gelesen und weiterverarbeitet werden).  Größe des L1 Cache: ca. 128 KB  L2-Cache:  L2-Cache auch on-DIE oder im Prozessorgehäuse um Geschwindigkeitsverluste durch große Strecken zu vermeiden.  Je nach Prozessorarchitektur hat jeder Kern eigenen L2-Cache z.B. 4 x 512 KB oder größerer gemeinsamer L2-Cache z. B. 6MB  Etwas langsamer als L1-Cache  L3-Cache:  L3-Cache auch on-DIE oder im Prozessorgehäuse um Geschwindigkeitsverluste durch große Strecken zu vermeiden.  Manchmal auch außerhalb der CPU.  Der L3-Cache wird von allen Kernen gemeinsam genutzt z.B. 8 bis 20 MB  Langsamer als L2-Cache
15. Geben Sie die hierarchische Anordnung der Cache- Speicher an.  Die verschiedenen Caches sind ähnlich einer Pyramide aufgebaut. Der Prozessor schaut zuerst im L1-Cache nach, ob sich Daten vielleicht schon darin befinden  Sind die Daten dort nicht vorhanden schaut der Prozessor im L2 Cache nach,  schließlich im L3 Cache  Erst zum Schluss wenn die Daten nirgendswo vorhanden sind schaut der Prozessor im sehr langsamen Hauptspeicher nach.
16. Wie wird der L1-Cache nach der Harvard-Cache-Architektur eingeteilt?  Bei vielen Intel Prozessoren ist L1-Cache in DC (Data Cache) und CC (Code Cache) aufgeteilt die je 32 KB groß sind. Hierbei handelt es sich um die Harvard-Cache-Architektur.  Der Vorteil ist, dass Daten und Befehle zeitgleich geschrieben und gelesen werden können.
Show full summary Hide full summary

Similar

Lokalen Speicher konfigurieren
Bettina Cettier
AQA GCSE Biology genetic variation
Olivia Phillips
Sociology- Family and Households Flashcards
Heloise Tudor
Les Aliments
dAnn dAnn
1PR101 2.test - Část 12.
Nikola Truong
Fichas de Inglés - Vocabulario Intermedio
Eliana Leon Abad
preguntas y respuestas
Stevens Guzman
Prep Like a Pro with GoConqr's Revision Timetable
Daisy Kenny
DERECHO INTERNO E INTERNACIONAL.
Ha-neul Park
FICHAS ETICA
JANIS LILIANA BAUTISTA
Conceptos Generales De Robótica
Debora Chavarria