MEMÓRIA CACHE_1

Surgimento
1. Hierarquia de Memória
2. 1990 - 25 MHz
Conceito
1. Ilusão
2. Camadas entre a UCP e Mem. Principal
Tipos de Cache
1. L1
  1. No Processador
    1. L1i e L1d
2. L3
  1. (L1 e L2) ------ L3
3. L2
  1. (L2 > L1)
4. L4
  1. Novidade!
  2. Rapidez / Largura de Banda
5. Cache Inclusivo
  1. L1 copia L2
  2. Remoção de linha / Processador verifica somente L2
6. Cache Exclusivo
  1. L1 guarda informações diferentes de L2
Funcionamento da Memória Cache
1. Otimização
2. Memória Principal
  1. Blocos com "K" palavras
3. Cache
  1. Linhas contendo "K" palavras
Funcções de Mapeamento
1. Mapeamento dos blocos ---> Carregamento para a Cache
  1. Associativo
    1. Bloco carregado em qualquer linha
    2. Endereço de memória / em dois campos
      1. Rótulo
        Identificador único do bloco
      2. Palavra
  2. Direto
    1. Mapeado cada bloco em uma única linha
  3. Associativo por Conjuntos
    1. Endereço de Memória é dividido em 3 campos:
      1. Rótulo
      2. Palavra
      3. Conjunto
    2. Memória Cache / 5 conjuntos com "K" linhas
Algorítmo de Substituição
1. Qual bloco será substituído?
2. Utilizado nos mapeamentos Associativo e Associativo por Conjuntos
3. Implementação em hardware para maior velocidade
4. Quatro Tipos
  1. Substitui aleatoriamente qualquer linha da Cache
  2. Substitui o menos recentemente utilizado
  3. Substitui o menos frequentemente utilizado
  4. Substitui o armazenado a mais tempo na Cache
Atualização de Blocos
1. Substituir bloco na Cache? Verificar possível alteração na Mem. Principal!
2. Escrita de Volta
  1. Implementação de um bit de atualização, onde quando é feita uma atualização em um bloco, o seu bit de atualização recebe o valor 1.
    1. Quando um bloco for substituído, ele somente será reescrito na memória principal se seu bit de atualização tiver valor 1.
3. Escrita Direta
  1. Operações de escrita feitas na cache também são feitas na mem. principal
4. Problemas a se considerar
  1. Dispositivos de entrada e saída que podem ler e escrever diretamente na memória principal, invalidando dados da memória cache,
  2. Presença de múltiplos processadores, cada qual com sua memória cache local , conectadas a memória principal.
5. Sanar problemas citados: Utilização de sistemas de coerência de memória cache
O futuro das Memórias Cache
1. Cache Principal com 3 auxiliares

Next up

MEMÓRIA CACHE_1

Description

Resource summary

Media attachments

Similar

	Created by Lauro Alvarenga almost 9 years ago

	Copied by Lauro Alvarenga almost 9 years ago