GoConqr - Test Módulo 2

Question 1 of 89

1

Cuando un dispositivo USB 2.0 es del tipo “bus powered” nos estamos refiriendo a:

Select one of the following:

Un dispositivo que tiene su propia fuente de alimentación
Un dispositivo que toma la alimentación del bus hasta un máximo de 1 amperio  
Un dispositivo que toma la alimentación del bus hasta un máximo de 500 mA
A ninguno de los anteriores.

Question 2 of 89

1

En el bus USB 1.x low/full speed todos los paquetes que se envían por el bus van precedidos por:

Select one of the following:

Un campo de sincronismo formado por 12 bits a “0”
Un campo de sincronismo formado por 8 bits a “0”
Un conjunto de 16 bits a “1” en el que cada bit genera una transición en las señales de datos
Todas las anteriores son falsas

Question 3 of 89

1

En un sistema de bus único con muchos dispositivos...

Select one of the following:

Los dispositivos tardan menos en coordinarse ya que todos comparten el mismo bus y la velocidad aumenta.
Los dispositivos tardarán más en coordinarse al compartir el mismo bus y la velocidad empeora.
Los cambios realizados en una parte de la arquitectura no afectan a las demás partes.
Se consigue alta velocidad ya que acerca al procesador los dispositivos que exigen un rendimiento elevado. 
Todas las otras son falsas.

Question 4 of 89

1

Los buses síncronos...

Select one of the following:

Tienen la temporización de la transferencia fijada por el reloj del maestro, aunque existe la posibilidad de que el dispositivo esclavo introduzca ciclos de espera
Ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se hace necesario utilizar señales de “handshake”
Todas las anteriores son falsas.
Han sustituido casi totalmente al asíncrono en todos los ámbitos porque ahora es el método más moderno.

Question 5 of 89

1

La latencia de la transmisión en un bus paralelo...

Select one of the following:

Es un factor directamente relacionado con el ancho de banda, de forma que cuanto mejor es el ancho de banda, mejor es la latencia.
Es lo que ha obligado a que existan las operaciones de lectura-después-de-escritura  
Es un factor que se contrapone al ancho de banda y que lo limita.  
Es mucho mejor cuando aumentamos la frecuencia de reloj del procesador  
Es un factor que no tiene porqué mejorar al aumentar el ancho del bus.  
Todas las otras son falsas.

Question 6 of 89

1

Respecto de las transferencias en el bus USB, ¿Cuál de las siguientes afirmaciones es falsa?

Select one of the following:

Las transferencias tipo isócronas son las más rápidas.  
Dispositivos como el ratón (low speed) sólo utilizan las transferencias de control e interrupción
Las transferencias de control están soportadas por todos los dispositivos.
Las transferencias tipo “bulk” son las más rápidas

Question 7 of 89

1

¿Qué conjunto de características de las que se citan a continuación son propias de un bus USB 2.0?

Select one of the following:

Par de datos trenzado y codificación RZ de los datos a transmitir  
Apantallamiento de las señales de datos, no trenzados y codificación NRZI de los datos a transmitir 
Apantallamiento del conjunto de los 4 hilos del bus, par de datos trenzado y niveles de voltaje de las líneas de datos respecto a tierra. 
Líneas de datos en par trenzado, transmisión en modo diferencial y codificación NRZI para los datos

Question 8 of 89

1

La técnica de “bit stuffing” en el USB consiste en:

Select one or more of the following:

Insertar un “1” por cada seis “0” seguidos que se envíen por el bus.  
Insertar un “0” por cada seis “1” seguidos que se envíen por el bus.  
Insertar un “0” después de los bits de sincronización.  
Ninguna de las anteriores.  
Una técnica para evitar la desincronización de los relojes del emisor y receptor.

Question 9 of 89

1

En el bus USB los diferentes comandos que puede enviar el host a los dispositivos para obtener información de ellos:

Select one of the following:

Se realiza con transferencias de cualquier tipo que incluyan un PID de entrada o salida según sea comandos a enviar a los dispositivos o de lectura de estado.
La norma exige la utilización de las transferencias de interrupción  
Los comandos se envían en el paquete de datos de la fase de Setup de una transferencia de control.
Todas las anteriores son falsas.

Question 10 of 89

1

De forma genérica, la línea de control típica de escritura en memoria...

Select one of the following:

Indica que el dato de la posición direccionada se sitúe en el bus  
Indica que el dato presente en el bus se transfiera a través del puerto de E/S direccionado  
Avisa a un dispositivo que el dato que envió ha sido aceptado o que el dato que desea está disponible en el bus
Indica que un dispositivo necesita disponer del control del bus.  
Que el dato presente en el bus se escriba en la posición direccionada  
Todas las otras son falsas

Question 11 of 89

1

En relación a las capacidades de comunicación half-duplex (recibir o transmitir, pero no de forma simultánea) o full-duplex (recibir y transmitir al mismo tiempo) podemos afirmar que:

Select one of the following:

El bus USB 2.0 es sólo full-duplex  
El bus USB 3.0 tiene capacidades half y full-duplex  
Tanto el bis USB 2.0 como el USB 3.0 tienen capacidades de half y full-duplex y es el periférico el que determina si se usa una u otra
Todas las anteriores son falsas.

Question 12 of 89

1

El direccionamiento de los dispositivos conectados a un bus USB se realiza a través de:

Select one of the following:

Un paquete de tipo “data”  
Un paquete de tipo “token”  
Un paquete de tipo “handshake”  
Un paquete de tipo “special”

Question 13 of 89

1

En el bus PCI la señal STOP# :

Select one of the following:

Es activada por el dispositivo seleccionado cuando ha reconocido su dirección  
Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos y durante la escritura indica que hay un dato válido en el bus
Es activada por el dispositivo seleccionado cuando ha reconocido su dirección 
Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar la transferencia 
Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias transferencias. 
Todas las otras son falsas

Question 14 of 89

1

La planificación de las transacciones por el bus USB 2.0 se realiza en:

Select one of the following:

Microframes con una duración dependiendo del tamaño de los paquetes  
Frames de 1 mseg
Microframes de 125 useg  
Ninguna de las anteriores

Question 15 of 89

1

Una línea de un bus que es “open-colector”..

Select one of the following:

Necesita que exista una resistencia de “pull-up” y se introduce un “and- implícito” entre todas las conexiones.  
ndsnsnksnn

Question 16 of 89

1

Respecto a la topología del bus USB ¿Cuál de las siguientes afirmaciones es cierta?

Select one of the following:

Todos los dispositivos, hasta un máximo de 128, se conectan al bus de 4 hilos compartiendo todas las señales.
Las conexiones al bus son punto a punto con una topología en estrella y por niveles
La topología admite hasta 128 niveles  
Todas las anteriores son falsas

Question 17 of 89

1

Del bus USB podemos decir que es un bus:

Select one of the following:

Síncrono con transmisión serie  
Un bus asíncrono de transmisión serie  
Un bus asíncrono o síncrono dependiendo de las capacidades del periférico que se conecte
Todas las anteriores son falsas

Question 18 of 89

1

Si al conectar un dispositivo al bus USB detectamos, con un instrumento de medida adecuado, que el voltaje en la señal D- aumenta hacia un voltaje positivo respecto a D+ y supera cierto umbral, podemos afirmar que:

Select one of the following:

Se ha conectado un dispositivo “high speed”  
Se ha conectado un dispositivo low/full speed  
Se ha conectado un dispositivo “low speed”  
Se ha conectado un dispositivo full/high speed

Question 19 of 89

1

En el bus PCI la señal IRDY# :

Select one of the following:

Es activada por el dispositivo seleccionado cuando ha reconocido su dirección  
Es activada por el maestro del bus y durante la lectura indica que el maestro está  preparado para aceptar datos y durante la escritura indica que hay un dato válido en el bus
Es activada por el dispositivo seleccionado cuando ha reconocido su dirección 
Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar la transferencia
Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias transferencias. 
Todas las otras son falsas

Question 20 of 89

1

En el bus USB 2.0 High Speed todos los paquetes que se envían por el bus va precedidos por:

Select one of the following:

Un campo formado por 12 bits a “1”  
Un campo de sincronismo formado por 16 bits a “1”  
Un conjunto de 32 bits a “0” en el que cada bit genera una transición en las señales de datos 
Un estado en el que las señales D+ y D- están a 0 voltios

Question 21 of 89

1

En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un bus USB podemos afirmar que:

Select one of the following:

El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la dirección que se le asigna 
Siempre se inicia una comunicación con un dispositivo de dirección 0 y el endpoint 0 hasta que se le asigne la dirección definitiva
El host asigna una dirección que va desde 0 hasta 127 (campo de 7 bits) según se vayan conectando dispositivos a través de la etapa de Setup 
El proceso de enumeración puede utilizar una transferencia isócrona si se está enumerando un dispositivo multimedia

Question 22 of 89

1

Respecto al endpoint 0 de un dispositivo USB ¿Cuál de las siguientes afirmaciones es verdadera?

Select one of the following:

Es opcional y no existe en dispositivos sencillos  
Siempre existe y puede utilizar cualquier tipo de transferencia  
Es un buffer de almacenamiento que siempre podemos encontrar en los dispositivos y configurado para transferencias de control
Todas las anteriores son falsas

Question 23 of 89

1

El propósito de las líneas de control es...

Select one of the following:

designar la fuente o el destino del dato situado en el bus de datos  
proporcionar un camino para transmitir datos entre los módulos del sistema  
determinar quién accede a las líneas de datos y direcciones y gestionar el uso que se hace de esas líneas 
determinar cuántos bits se pueden transmitir de forma simultánea y, por tanto, la velocidad de transferencia
determina el tamaño máximo del espacio de direcciones del sistema
Todas las otras son falsas

Question 24 of 89

1

En relación a la transmisión de datos en un bus USB ¿Cuál de las siguientes afirmaciones es cierta? 

Select one of the following:

Los datos se envían de modo que un “1” se corresponde con una tensión positiva y un “0” con una tensión de 0 voltios
Los datos son codificados según la técnica NRZ  
El envío de datos exige su codificación con el método NRZI  
Los datos se codifican de modo que provocamos en las líneas de datos una transición en voltaje cuando se envía un “1” lógico

Question 25 of 89

1

En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un bus USB ¿Cuál de las siguientes afirmaciones le parece falsa?:

Select one of the following:

El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la dirección que se le asigna
La comunicación inicial se establece con el endpoint 0 de los dispositivos  
El host en la etapa de Setup asigna direcciones a los dispositivos que se van conectando al bus que van desde la dirección 0 hasta la dirección 127 (campo de 7 bits)
El proceso de enumeración sólo utiliza las transferencias de control

Question 26 of 89

1

En relación a las transferencias de control en el bus USB podemos afirmar que:

Select one of the following:

Son utilizadas para intercambio masivo de datos en los dispositivos multimedia  
Siempre utilizan “endpoint 0” y el “pipe” de control por defecto  
Garantizan una respuesta en un tiempo máximo  
Todas las anteriores son falsas

Question 27 of 89

1

La transmisión de un “1” lógico por las señales d+ y d- de un bus USB se codifica como:

Select one of the following:

Una diferencia de voltaje negativa entre d+ y d-  
Un voltaje de 5 voltios en d+ respecto de tierra  
Una diferencia de voltaje positiva entre d- y d+  
Una diferencia de voltaje positiva entre d+ y d-

Question 28 of 89

1

Cuando se envía un "0" por las señales de datos D+ y D- de un bus USB, las tensiones que aparecen en las líneas serían:

Select one or more of the following:

La señal D+ estaría a 5 voltios y D- a 0  
La diferencia de tensión entre D- y D+ sería positiva y mayor que un cierto umbral  
La señal D+ estaría a 250 mv y D- < 0,3 voltios  
Todas las anteriores son falsas  
La diferencia de tensión entre D+ con respecto a D- sería negativa y mayor que un cierto umbral, si se envía un “1” la diferencia será D+ y D- positiva y mayor que cierto umbral o D- y D+, negativa y mayor que cierto umbral.

Question 29 of 89

1

Las órdenes del bus PCI de lectura y escritura de configuración...

Select one of the following:

Hacen que podamos conectar distintos dispositivos sin que importe sus velocidades  
Permiten que el maestro lea y actualice parámetros de configuración de dispositivos conectados al bus 
Permiten que se realice las transferencias en términos de líneas de caché, si el controlador de memoria utiliza el protocolo PCI para las transferencias entre la caché y la memoria principal
Se utilizan para intercambiar datos entre el maestro y un controlador de E/S  
Todas las anteriores son falsas

Question 30 of 89

1

Las órdenes del bus PCI de lectura de memoria ….

Select one of the following:

hacen que podamos conectar distintos dispositivos sin que importe sus velocidades.
permiten que el maestro lea y actualice parámetros de configuración de dispositivos conectado al bus
permiten que se realice las transferencias en términos de líneas de caché, si el controlador de memoria utiliza el protocolo PCI para las transferencias entre la caché y la memoria principal.
se utilizan para intercambiar datos entre el maestro y un controlador de E/S
Todas las anteriores son falsas

Question 31 of 89

1

En una operación combinada de lectura-modificación-escritura:

Select one of the following:

la dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible. 
el primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos se transfieren a/desde las direcciones siguientes 
se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de memoria, con la finalidad de optimizar el uso de la caché
estamos accediendo a un puerto de entrada/salida  
todas las anteriores son falsas

Question 32 of 89

1

En el caso de un bus multiplexado...  

Select one of the following:

Primero se especifica la dirección y luego se transmite el dato, pueden aparecer retardos adicionales si fuese necesario tomar el control del bus dos veces por medio de un procedimiento de arbitraje.  
Se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de memoria, con la finalidad de optimizar el uso de la cache.
La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible.
La dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se ubica en el bus de datos.
Todas las anteriores son falsas.

Question 33 of 89

1

Cuando se envía un “1” por las señales de datos D+ y D- de un bus USB, las tensiones que aparecen en las líneas serían:

Select one of the following:

La señal D+ estaría a 5 voltios y D- a cero
La señal D+ estaría a 250 mv y D- < 0,3 voltios
La diferencia de tensión entre D+ y D- sería positiva y mayor que un cierto umbral
Todas las anteriores son falsas

Question 34 of 89

1

Respecto del apantallamiento de las señales en el bus USB 2.0 podemos decir que:  

Select one of the following:

El apantallamiento es opcional y depende de la calidad del cable  
La norma exige el apantallamiento externo en forma de malla trenzada de todos los conductores. 
Para las interferencias es suficiente que las líneas de datos están trenzadas no siendo necesario el apantallamiento para cables de longitud inferior a 0,75 mts
Todas las anteriores son falsas

Question 35 of 89

1

El método de arbitraje...

Select one of the following:

Centralizado permitiría fácilmente implementar (simular) una política daisy-chain, pero no al contrario 
Daisy-chain permitiría fácilmente implementar (simular) una política centralizada, pero no al contrario
Centralizado y el daisy-chain, ambos, permiten de forma sencilla implementar (simular) un arbitrio del otro tipo si ello fuese necesario
Centralizado así como el daisy-chain con construcciones hardware que impiden que uno se comporte como el otro
Todas las otras son falsas
Todas las anteriores son falsas

Question 36 of 89

1

Cuando se obtiene información de los dispositivos conectados a un bus USB a través de los descriptores, ¿Qué orden en la obtención de los diferentes descriptores le parece más lógica?

Select one of the following:

Device -> configuration -> interface -> endpoint
snjdsjkankdkjs

Question 37 of 89

1

Respecto a la transmisión en el bus USB podemos afirmar que es una:

Select one of the following:

Transmisión asíncrona, el envío de un “0” implica una transición de voltaje en las líneas de datos  
mckdnsls

Question 38 of 89

1

En el bus USB un “hub” se utiliza para:  

Select one of the following:

Ampliar el número de puertos USB de un equipo
dmsknd

Question 39 of 89

1

Cuando se habla de descriptores de un dispositivo USB nos estamos refiriendo a:

Select one of the following:

Información asociada al driver suministrado por el fabricante que indica las características del dispositivo.
Estructuras de datos almacenadas en los dispositivos que informan acerca de sus cualidades y capacidades  
Pequeñas bases de datos asociadas al host controller y que permiten asignar un driver a los dispositivos que se conecten.
Todas las anteriores son falsas.

Question 40 of 89

1

¿cuál de los siguientes tipos de transferencias sería la más adecuada para usar con un dispositivo USB de almacenamiento masivo de datos?

Select one of the following:

De volumen o “bulk”
mdksdkmsldnms

Question 41 of 89

1

Un bus es...  

Select one of the following:

Un canal de comunicación compartido, que utiliza un conjunto de cables o vías de comunicación para conectar múltiples subsistemas  
ndnknslnfld

Question 42 of 89

1

En un bus USB y en relación al paquete de datos de la etapa de Setup podemos afirmar que:

Select one of the following:

Su campo de datos de 8 bytes se utiliza para el envío de comandos a los dispositivos.
El número de bytes que se envían es variable y siempre termina con código de detección de errores.
El paquete de datos es opcional y se envía o no dependiendo de la operación de control
Todas las anteriores son falsas
En el paquete se envía un campo de 8 bytes en los que se codifica alguna operación de control para el dispositivo periférico.

Question 43 of 89

1

Respecto a las conexiones virtuales o “pipes” podemos decir que:

Select one of the following:

Son asociaciones entre un “endpoint” y el software del controlador host  
smkdnsaknd

Question 44 of 89

1

El bus PCI de 32 bits tiene...  

Select one of the following:

Líneas de arbitraje para implementar una gestión tipo “daisy-chain” en cuatro canales.
Líneas de test que siguen el estándar IEEE para procedimientos de test.
Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros  
Líneas de Soporte de cache para permitir memorias cache en el bus asociadas a otro dispositivo.
Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar peticiones a un controlador de interrupciones.
Todas las anteriores son ciertas
Todas las anteriores son falsas.

Question 45 of 89

1

El método de arbitraje centralizado:  

Select one of the following:

Es el más eficiente y de construcción más sencilla y económica.
Es el más seguro y robusto que existe, a pesar de ser algo antiguo.
Tiene el inconveniente de que su construcción es más complicada, pero lo compensa porque es posible establecer políticas distintas y variables (dinámicas)  
Es de implementación sencilla pero la prioridad viene fiada por la posición relativa en el bus
Todas las anteriores son falsas.

Question 46 of 89

1

Una transferencia de datos que necesite de la detección y control de errores no podrá utilizar

Select one of the following:

Transferencias de control
Transferencias de interrupción
Transferencias isócronas
Transferencias tipo “bulk” o de gran volumen

Question 47 of 89

1

En el bus PCI la orden “ciclo de dirección dual”...  

Select one of the following:

Es usada por el maestro de bus para indicar que la transferencia utiliza direcciones de 64 bits  
Es usada por el maestro para iniciar la difusión de un mensaje a más de un destinatario.
Es generada por el controlador de interrupciones indicando que las líneas de dirección se utilizan para direccionar el dispositivo y el tamaño doble del identificador a devolver.
Se utiliza para especificar la transferencia de una secuencia de datos desde memoria durante uno o más ciclos de reloj posibilitando transferencias en términos de líneas de caché.
Todas las anteriores son falsas.

Question 48 of 89

1

En el bus PCI la señal FRAME#:

Select one of the following:

Es activada por el dispositivo seleccionado cuando ha reconocido su dirección
Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos y durante la escritura indica que hay un dato válido en bus
Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar la transferencia
Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias transferencias
Todas las anteriores son falsas

Question 49 of 89

1

En la conexión de varios periféricos a un puerto USB de un sistema computador podemos:

Select one of the following:

a. El número de hubs está limitado
b. Usar todos los “hubs” que queramos hasta obtener el número de puertos que se necesiten
c. Usar cables derivadores para conectar los dispositivos
d. Conectar hasta 128 dispositivos una vez realizado el proceso de enumeración

Question 50 of 89

1

49. En relación a la transmisión de datos en el bus USB 2.0, ¿Cuál de las siguientes afirmaciones es cierta?

Select one of the following:

a. Es un bus síncrono en el que los datos se transmiten en serie
b. Es un bus asíncrono con transmisión serial de datos
c. Es un bus full-duplex
d. Todas las anteriores afirmaciones son falsas

Question 51 of 89

1

50. Cuando se conecta un dispositivo USB full speed a un HUB de alta velocidad, las transferencias entre HUB y el HOST se realizan

Select one of the following:

a. Siempre se realiza a velocidad “high speed”
ajsbajn

Question 52 of 89

1

51. Cuando un dispositivo soporta velocidades full/high speed es obligatorio obtener los descriptores de:

Select one of the following:

a. Device - Device_qualifier - Other_speed_configuration - Configuration - Interface
njxsxjs j

Question 53 of 89

1

52. Respecto del número de endpoints de un dispositivo podemos afirmar que:  

Select one of the following:

a. El número máximo de endpoints es de 32 en full/high speed y de 4 en low speed  
nxjs xkj

Question 54 of 89

1

53. El método de arbitraje por “Daisy-Chain”:  

Select one of the following:

a. Es el más eficiente porque permite implementar cualquier política de la forma más económica.
b. Es el más seguro y robusto que existe, a pesar de ser algo antiguo.
c. Tiene el problema de que su construcción es más complicada, pero lo compensa porque es posible establecer políticas distintas y variables (dinámicas).
d. Es de implementación muy sencilla pero la prioridad viene fiada por la posición relativa en el bus.
e. Todas las anteriores son falsas

Question 55 of 89

1

54. Cuando en un puerto USB no hay conectado dispositivo alguno y medimos la diferencia de tensión que hay entre las líneas de datos d+ o d- respecto de tierra podemos afirmar que:

Select one of the following:

a. El voltaje es cero voltios o muy bajo
jhbjj

Question 56 of 89

1

55. Las operaciones de lectura-modificación-escritura...  

Select one of the following:

a. Proporcionan la dirección una sola vez al comienzo, salvo que mientras se realiza la modificación otro maestro escriba en esa posición, lo que obligaría a reiniciar la lectura
b. Proporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es útil entre otras cosas para proteger la memoria compartida del acceso de otros maestros
c. Buscan garantizar la seguridad haciendo una lectura previa del valor que se va a escribir, de forma que si se produce un error en el bus, se podría restaurar el valor antiguo
d. Son operaciones antiguas que se mantienen por garantizar la compatibilidad con el hardware existente
e. Son propias y características de bus PCI y no están en ningún otro bus
f. Todas las anteriores son falsas

Question 57 of 89

1

56. Respecto del bus USB ¿Cuál de las siguientes afirmaciones es falsa?

Select one of the following:

a. La transmisión en USB 3.0 es de tipo full dúplex siendo la velocidad 10 veces superior al USB 2.0 
b. Las longitudes de los cables en USB1.x pueden ser mayores que en USB 2.0 debido a que trabaja a menor frecuencia 
c. Un dispositivo USB 2.0 puede conectarse a un sistema con especificaciones USB 3.0 
d. Un sistema USB-on-the-Go se puede comportar como host o dispositivo según la nomenclatura de la norma USB

Question 58 of 89

1

57. El bus PCI de 64 bits tiene

Select one of the following:

a. Líneas de test que siguen el estándar IEEE para procedimientos de test.  
b. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros.  
c. Líneas de soporte de caché para permitir memorias de caché en el bus asociadas a otro dispositivo.
d. Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar peticiones a un controlador de interrupciones.
e. Todas las anteriores son ciertas.  
f. Todas las anteriores son falsas.

Question 59 of 89

1

58. En el bus I2C, el master...  

Select one of the following:

a. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+ 1 bit de R/W) + un bit de acknowledge.  
b. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W) + un bit de acknowledge.  
c. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+ 1 bit de R/W + 1 stop bit).  
d. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+ 1 bit de R/W).  
e. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W).  
f. Todas las anteriores son falsas

Question 60 of 89

1

59. En el bus I2C, el master…..

Select one of the following:

a. después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W)
b. después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W)
c. después de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W+ 1 stop bit)
d. es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL)
e. es el que continuamente pone las direcciones y los datos en SDA y también el reloj (SCL)
f. Todas las anteriores son falsas

Question 61 of 89

1

59. El bus I2C:

Select one of the following:

a. Es un bus serie con cuatro hilos, síncrono y bidireccional:
b. Es un bus serie con dos hilos, síncrono y bidireccional
c. Un bus paralelo asíncrono, bidireccional
d. Es un bus serie bidireccional con dos hilos con protocolo asíncrono
e. Es un bus serie bidireccional con dos hilos con protocolo asíncrono y multimaster
f. Todas las anteriores son falsas

Question 62 of 89

1

60. Los comandos para la obtención de los descriptores de un dispositivo USB se envían:

Select one of the following:

a. Haciendo uso de la fase de "setup" de las transferencias de control. 
jbjknklnkl

Question 63 of 89

1

61. ¿Cuál de las siguientes combinaciones de tipos transferencias se permite en el bus USB 1.0?:

Select one of the following:

a. Transferencias isócronas y de control
b. Transferencias de control y de interrupción
c. Transferencias de tipo “bulk” y control
d. Transferencias isócronas y “bulk”

Question 64 of 89

1

62. De la “diferencia de voltaje” entre las líneas D+ y D- de un bus USB para transmitir los estados de “1” y “0” se puede afirmar que:

Select one of the following:

a. Es mayor en high speed que en full/low speed
b. En el bus high speed son milivoltios (300-400 mv) y en full/low speed voltios (2.8- 3.6)
c. Tanto en high como en full speed el rango es de milivoltios (300-400 mv) 
d. Todas las anteriores son falsas

Question 65 of 89

1

63. Cuando no hay conectado un dispositivo USB al bus y medimos la diferencia de tensión que hay entre las líneas de datos D+ o D- respecto de tierra podemos afirmar que:

Select one of the following:

a. La diferencia de voltaje es indefinida (líneas al aire sin conectar)  
b. El voltaje es cero voltios o muy bajo  
c. El voltaje es alto, o el que corresponde a un "1" lógico, debido a las resistencias de pull-up de las líneas. 
d. Todas las anteriores son falsas

Question 66 of 89

1

64. Cuando se conecta un dispositivo de alta velocidad a un bus USB 2.0 ¿Cómo le indica al host que puede funcionar a alta velocidad?

Select one of the following:

a. Simplemente, desconectando la resistencia de pull-up en la línea D+
b. A través de un paquete de tipo “special”  
c. Activando las líneas de datos de una forma determinada y reconociendo un patrón de estados que le envía el host para luego desconectar la resistencia de pull-up.
d. Todas las anteriores son falsas

Question 67 of 89

1

65. Respecto de un teclado o ratón compatible USB podemos decir que:

Select one of the following:

a. Necesita de un puerto USB del tipo full o high speed  
b. Normalmente utiliza transferencias de control e interrupción para la conexión al host.  
c. No se puede conectar a un bus USB 2.0  
d. Todas las anteriores son falsas

Question 68 of 89

1

66. En relación a la velocidad de transmisión de un bus USB 3.0 podemos afirmar que:

Select one of the following:

a. La norma establece velocidades de hasta 480 Mbps  
b. Alcanza velocidades cercanas a 5 Gbps  
c. En el mejor de los casos solo llega a 1 Gbps  
d. Todas las anteriores son falsas.

Question 69 of 89

1

67. El host de un bus USB puede colocar las señales D+ y D- a 0 voltios para indicar: Seleccione una:

Select one of the following:

a. Sólo, y de forma exclusiva, un final de paquete
b. Sólo, y de forma exclusiva, un reset
c. Un final de paquete o también un reset dependiendo del estado en el que se encuentre la transferencia. 
d. Todas las anteriores son falsas.

Question 70 of 89

1

68. El bus I2C:

Select one of the following:

a. Es un bus serie con dos hilos, síncrono y bidireccional.
nkjnknmkl

Question 71 of 89

1

69. El bus PCI de 64 bits tiene...

Select one of the following:

a. Líneas de test que siguen el estándar IEEE para procedimientos del test  
b. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros  
c. Líneas de soporte de cache para permitir memorias cache en el bus asociadas a otro  dispositivo  
d. Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar  peticiones a un controlador de interrupciones.  
e. Todas las anteriores son ciertas.

Question 72 of 89

1

70. En el bus I2C, el esclavo...

Select one of the following:

a. Es el que continuamente pone las direcciones y los datos en SDA y también el reloj(SCL)  
b. Después de la condición de Start envía un código de dirección de un esclavo(8 bits de  dirección + 1 bit de R/W + 1 stop bit)  
c. Es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL)  
d. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de  direcc. + 1 bit de R/W)  
e. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de  direcc. + 1 bit de R/W)  
f. Todas las anteriores son falsas.

Question 73 of 89

1

71. En el bus I2C, el esclavo…..:

Select one of the following:

a. es el que continuamente pone las direcciones y los datos en SDA y también el reloj (SCL)
b. después de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W+ 1 stop bit)
c. es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL)
d. después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W)
e. después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W)
f. Todas las anteriores son falsas

Question 74 of 89

1

72. En una operación de transferencia de un bloque de datos:

Select one of the following:

a. La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible para que se pueda completar la transferencia del bloque completo sin interrupción.
b. El primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos se transfieren a/desde las direcciones siguientes.
c. Se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de memoria, con la finalidad de optimizar el uso de la cache.
d. Estamos accediendo a un puerto de entrada/salida
e. Todas las anteriores son falsas.

Question 75 of 89

1

73. Las operaciones de lectura-modificación-escritura...

Select one of the following:

a. Proporcionan la dirección una sola vez al comienzo, salvo que mientras se realiza la modificación otro maestro escriba en esa posición, lo que obligaría a reiniciar la lectura
b. Proporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es útil entre otras cosas para proteger la memoria compartida del acceso de otros maestros
c. Buscan garantizar la seguridad haciendo una lectura previa del valor que se va a escribir, de forma que si se produce un error en el bus, se podría restaurar el valor antiguo
d. Son operaciones antiguas que se mantienen por garantizar la compatibilidad con el hardware existente
e. Son propias y características de bus PCI y no están en ningún otro bus
f. Todas las anteriores son falsas

Question 76 of 89

1

74. Los buses síncronos...

Select one of the following:

a. Debido a los sesgos de reloj (clock skew) los buses no pueden ser muy grandes si son rápidos.
b. Pueden ser grandes sin problemas con el sesgo de reloj, ya que se corrige con el “handshake”
c. Pueden soportar la conexión concurrente de muchos dispositivos.
d. Ajustan la temporización de la transferencia al dispositivo a controlar.
e. Todas las otras son falsas.

Question 77 of 89

1

75. Los buses síncronos…

Select one of the following:

a. han sustituido casi totalmente al asíncrono en todos los ámbitos porque ahora es el método más moderno.
b. tienen la temporización de la transferencia fijada por el reloj del maestro, aunque existe la posibilidad de que el dispositivo esclavo introduzca ciclos de espera
c. ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se hace necesario utilizar señales de “handshake”
d. Todas las anteriores son falsas

Question 78 of 89

1

76. Los drivers de bus con salida “open‐ colector”.

Select one of the following:

a. Es necesario que tenga una resistencia de “pull‐up” y funciona como un OR‐implícito.
b. Es necesario que tenga una resistencia de “pull‐up” y funciona como un AND‐implícito.
c. Es necesario que tenga una resistencia de “pull-down” y funciona como un AND-implícito.
d. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito.
e. Sus valores de salida, pueden ser “alto”(high”, bajo(low) o “desconectado”(“alta impedancia o “three-state”)
f. Todas las otras son falsas.

Question 79 of 89

1

77. Cuando se habla del “bit stuffing” en el bus USB nos estamos refiriendo a:

Select one of the following:

a. Una técnica para detectar errores en la trasmisión de los datos de un bit
b. Una técnica que facilita la sincronización de la señales de reloj (clock) del emisor y receptor en la transmisión serial de datos.
c. Una técnica para completar con bits de relleno un paquete de información
d. Todas las anteriores son falsas

Question 80 of 89

1

78. En el proceso de enumeración de un dispositivo en el bus USB ¿cuál de las siguientes afirmaciones es falsa?

Select one of the following:

a. El dispositivo que se conecta queda a la espera de que el host le asigne una dirección
b. Siempre se inicia una comunicación con un dispositivo de dirección 0 y endpoint 0 hasta que se le asigne la dirección definitiva.
c. La asignación de una dirección siempre es posterior al proceso en el que se detecta si el dispositivo funciona en alta velocidad (high speed).
d. El proceso de enumeración puede utilizar una transferencia isócrona solo si se está enumerando un dispositivo multimedia.

Question 81 of 89

1

79. Según el modo de funcionamiento del bus USB, cuando un dispositivo quiere enviar información al host:

Select one of the following:

a. El host consulta periódicamente a los dispositivos por si tienen algo que reportar.
b. Solicita la atención del host mediante una transferencia de interrupción
c. El dispositivo inicia una transferencia de datos hacia el host con el paquete "token" adecuado
d. Ninguna de las anteriores acciones tienen lugar

Question 82 of 89

1

80. ¿Cuál de las siguientes transferencias sería la más adecuada para conectar un dispositivo USB de almacenamiento masivo?

Select one of the following:

a. De volumen o “bulk”.
b. De control
c. Isócrona
d. Interrupción

Question 83 of 89

1

81. En el bus USB 2.0 la diferencia de voltaje entre las líneas D+ y D- cuando aún no se ha conectado dispositivo alguno, es:

Select one of the following:

a. Indefinido, ya que las líneas están al aire sin conectar
b. Muy bajo o cero voltios
c. Alto: el que corresponde a un “1” lógico, debido a las resistencias de pull-up de las líneas.
d. Todas las anteriores son falsas.

Question 84 of 89

1

82. Cuando nos referimos a “endpoints” en dispositivos USB, ¿Cuál de las siguientes afirmaciones es cierta?

Select one of the following:

a. El número de endpoint se codifica con un campo de 5 bits en el paquete de token.
b. El número máximo de endpoints es 32 en todos los dispositivos USB independientemente de su velocidad.
c. El número máximo de endpoints es de 32 (16 IN + 16 OUT) en high speed y de 2 en full/low speed.
d. Todas las anteriores son falsas.

Question 85 of 89

1

83. Cuando se conecta un dispositivo de alta velocidad a un bus USB 2.0 ¿Cómo detecta el hub que puede funcionar a alta velocidad?

Select one of the following:

a. Porque el dispositivo desconecta la resistencia de pull-up de la línea D+ del bus.
b. A través de un paquete de tipo “special”
c. El dispositivo activa las líneas de datos de una forma determinada a lo que el hub responde con un patrón reconocido por el dispositivo.
d. Todas las anteriores son falsas.

Question 86 of 89

1

84. En relación a la velocidad de transmisión de un bus USB 2.0 podemos afirmar que:

Select one of the following:

a. Alcanza velocidades de hasta 5 Gbps
b. En el mejor de los casos solo llega a 12 Mbps
c. La norma establece velocidades de hasta 60 Mbytes/seg
d. Todas las anteriores son falsas.

Question 87 of 89

1

85. En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un bus USB ¿Cuál de las siguientes afirmaciones es falsa?

Select one of the following:

a. El dispositivo que se conecta al bus, informa, a través del descriptor de configuración, de las direcciones en las que puede funcionar.
b. La comunicación inicial se establece con el endpoint0 de los dispositivos.
c. El host asigna direcciones a los dispositivos que se van conectando al bus en el rango 1-127
d. El proceso de enumeración utiliza las transferencias de control

Question 88 of 89

1

86. El “bit stuffing” en las transmisiones de datos por el bus USB es:

Select one of the following:

a. Una técnica que ayuda a que los relojes del emisor y el receptor se mantengan sincronizados
b. Una técnica para detectar errores en la transmisión de los datos de un bit
c. Una técnica para detectar y corregir errores en la transmisión de un conjunto de bits de datos
d. Todas las anteriores son falsas

Question 89 of 89

1

87. De los tipos de transmisiones y codificación de los datos que se relacionan a continuación. ¿Cuál es la utilizada por el bus USB 1.x/2.0?

Select one of the following:

a. Transmisión asíncrona, el envío de un “1” implica un cambio de voltaje en las líneas de datos.
b. Transmisión síncrona, el envío de un “1” no implica cambio de voltaje en las líneas de datos.
c. Trasmisión síncrona, el envío de un “0” implica un cambio de voltaje en las líneas de datos.
d. Transmisión asíncrona, el envío de un “0” implica un cambio de voltaje en las líneas de datos.

	Created by JoseSánchez about 2 years ago

	Copied by Jose Miguel Calvo about 2 years ago