GoConqr hat ein neues Design! Sag uns, wie es dir gefällt.

Mindmap

Circuitos lógicos sequenciais I pt.2

Beatriz Vitorino Portugiesisch

Circuitos lógicos sequenciais I pt.2

Inhalt der Mindmap

Circuitos lógicos sequenciais I pt.2

  1. Multivibrador Monoestável em CI

    • '121
      • Entrada Schmitt Trigger
      • São disparados por transições nas entradas
        • Se a entrada B está em 1 temos duas opções: as entradas A recebem uma transição negativa ao mesmo tempo ou uma das entradas A recebe uma transição negativa enquanto a outra permanece em 1
        • Uma ou ambas as entradas A em 0 e B recebe uma transição positiva
        • As outras variações não interferem no estado estável
          • [1]
      • O tempo quase estável é dado por: ln(2)*Rext*Cext
        • Com Rext e Cext a duração fica entre 40ns e 28s. Se usar apenas o resistor interno, a duração fica de 30 a 35ns
      • Limite de valores
        • O Rext tem valores entre 1,4k e 40k Ohms
        • O Cext tem valores entre 0 e 1000 microFarad
          • [1]
          • [1]
      • Diagrama interno
      • Ciclo de trabalho de 90% são atingidos quando usa-se o valor máximo de Rext
      • Vcc entre 4V e 5,25V sendo a nominal de 5V
      • Consegue operar de 0°C a 70ºC ao ar livre
    • '221
      • Entrada Schimitt Trigger
      • Não possui resistor interno
      • Possui entrada CLR'
      • Constituído por dois multivibradores monoestáveis
        • Cada um deles é independente
          • [2]
      • Possui as mesmas características de tempo e valores de Rext e Cext do '121 e de temperatura de operação
      • Pode ser disparado por transição
        • Positiva em B quando A em 0
        • Negativa em A quando B em 1
      • Vcc entre 4,75V e 5,25V e o nominal é 5V
      • Tabela verdade de cada multivibrador
        • [2]
    • '122
      • Redisparável
      • Pode ser redisparado por uma nova transição as entradas de ativação
      • Possui entrada CLR, podendo ser disparado por
        • transição positiva em uma das entradas B e as entradas A estão em 0
        • transição negativa em uma ou ambas entradas A quando as entradas B estão 1
      • Rint tem valor nominal de 10k Ohm
      • A largura do pulso é determinada de acordo com o valor de Cext.
        • Se Cext <= 1000pF: Pelo gráfico
        • Se Cext > 1000pF: Pela equação tw = K*Rt*Cext*(1+(0,7/Rt)) com K = 0,32
          • [3]
      • O pulso mínimo é de 40ns
        • [3]
        • [3]
      • Diagrama interno
      • Vcc na mesma faixa que '123
      • Rext na mesma faixa do '123
    • '123
      • Dois multivibradores redisparáveis
        • São independentes
          • [3]
      • Possuem entrada CLR'
      • Pode ser disparado por:
        • transição positiva em B enquanto A em 0
        • transição negativa em A enquanto B em 1
      • Não possui resistor interno
      • Mesma equação de tw de '122 com K = 0,28
      • Tabela verdade de cada multivibrador
        • [3]
      • Diagrama interno
        • [3]
      • Vcc entre 4,75V e 5,25V com valor nominal de 5V
      • Rext entre 5k e 50k Ohms
    • Aplicações
      • Conversão de frequência para tensão
      • Detector de envelope
      • Gerador de pulsos
      • Detector de pulso faltante
      • Filtro passa banda
  2. CI 555

    • Informações gerais
      • Possui cerca de 24 transistores bipolares, 2 diodos e 15 resistores
      • Admite correntes de saídas altas (até 200mA) e tensões de alimentação de 5 a 15 V
        • [4]
      • Admite temporizações de 10 us até horas e frequências de 1mHz até 100kHz
        • [4]
    • Monoestável
      • Utiliza um resistor e um capacitor para determinar o tempo de duração do pulso
      • Requisitos para funcionar
        • Entrada RESET sempre em 1
        • TRIGGER deve estar em 1 (Vcc) no estado estável (saída em 0)
        • Componentes externos
          • Fazem a alteração de tensão de 0 a 2/3Vcc no THRESHOULD
            • Estado quase-estável
          • Fazem a alteração de tensão de 2/3Vcc a 0 no THRESHOULD
            • Estado anterior será mantido desta forma
        • Estado quase estável
          • TRIGGER abaixo de 1/3Vcc. Se ficar por mais de 10us, o comparador coloca o FF em SET acionando a saída e abrindo a chave de descarga. O pulso negativo de TRIGGER deve ser finalizado e TRIGGER fica acima de 2/3Vcc
      • Circuito
        • [4]
    • Astável
      • RESET sempre em 1
      • Saída inicialmente em 1, chave de descarga aberta e THRESHOULD E TRIGGER em 0
        • Chave de descarga aberta -> Os componentes externos elevam a tensão em TRIGGER e THRESHOULD acima de 1/3Vcc
      • Circuito
        • [4]
    • Diagrama interno
  3. Máquina de Estado Finito (MEI) e o Diagrama de Estados

    • São máquinas que atuam como memória armazenando estados são usadas para definir um circuitos sequencias síncronos
    • Máquina de Moore
      • Saída depende apenas das variáveis de estado atuais e variam assincronamente com as entradas o que pode gerar a ocorrencia de glitches
      • Possui circuitos mais simples
      • Reagem mais rápido, no mesmo ciclo de clock
    • Máquina de Mealy
      • Saída é função das variáveis de estado atuais e das entradas presentes no circuito e só variam com a transição do clock
      • Possui normalmente circuitos mais complexos
      • Reagem mais lentamente e precisam aguardar que o ciclo de clock termine
    • Diagrama de Estado
      • O nó representa um estado e o arco representa uma transição de estados
      • Máquina de Moore
      • Máquina de Mealy
        • [5]
  4. Fontes das imagens:

    • [1] : Datasheet do '121 disponível no site da TI
    • [2]: Datasheet do '221 disponível no site da TI
    • [3]: Datasheet do '122 e '123 disponível no site da TI
    • [4]: Datasheet do 555 disponível no site da TI
    • [5]: Retirada do Slide do prof Rainer

Bilder und Dateien der Mindmap

  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2
  • Circuitos lógicos sequenciais I pt.2

Informationen

Beschreibung
Mindmap am Circuitos lógicos sequenciais I pt.2, erstellt von Beatriz Vitorino am 14/03/2021.
Erstellt von
Beatriz Vitorino
Aufrufe
0
Bewertung

Mehr zu Circuitos sequenciais, latches e flip-flops

Feedback

Worum geht es?

Wie gefällt dir das neue Design?

Dein Eindruck