Quiz
Wyklad Smietana2
Erstelle ein kostenloses Konto, um dieses Quiz zu beenden
Speichere deinen Fortschritt und sieh dir dein Endergebnis an.
oder mit deiner E-Mail registrieren
Schon ein Konto? Anmelden
Fragen in diesem Quiz (98)
1Proces zgłaszania PIC trwająca obsługę przerwania za pomocą sygnału:
- A• AOCs
- B• INTA
- C• IRQ
- D• IO
2Rejestrem którego zawartość jest zwiększana o 1 po pobraniu kolejnego rozkazu jest:
- A• Akumulator
- B• Licznik rozkazów
- C• Rejestr instrukcji
- D• Stos
3Selektywnego wyzerowania bitu rejestru dokonuje się przy pomocy funkcji:
- A• And
- B• XOR
- C• Or
- D• NOR
4Procesor 8051 zawiera rejestry:
- A• 8 i 16 bit
- B• Wyłącznie 8 bit
- C• Wyłącznie 16 bit
- D• 8,16 i 32 bit
5Maksymalne wykorzystanie możliwości adresowania systemu x51 zapewnia pamięć o organizacji:
- A• 32k x 8
- B• 64k x 8
- C• 32k x 16
- D• 64k x 16
6Możliwość tylko jednokrotnego zaprogramowania przez użytkownika charakteryzuje się pamięć:
- A• ROM
- B• FLASH
- C• OTP
- D• DRAM
7Najkrótszy czas kasowania spośród wymienionych charakteryzuje pamięć:
- A• ROM
- B• PROM
- C• FLASH
- D• EPROM
8Przy adresowaniu natychmiastowym adres operandu podawany jest w:
- A• Kodzie rozkazu
- B• Komórce zew. Pamięci danych
- C• Rejestru ogólnego przeznaczenia
- D• Nie jest podawany
9Dostęp do zewnętrznej pamięci danych procesora x51 jest możliwy przez adresowanie:
- A• Tylko pośrednie
- B• Tylko bezpośrednie
- C• Bezpośrednio i pośrednio (64kB)
- D• Bezpośrednio (256kB) i pośrednie (64kB)
10Najmniejsze ryzyko zgubienia transmitowanych znaków ma obsługa sterownika RS przy:
- A• Włączonym FIFO i sprzętowym potwierdzeniu transmisji
- B• Włączonym FIFO bez sprzętowego potwierdzenia transmisji
- C• Wyłączonym FIFO i sprzętowym potwierdzeniu transmisji
- D• Wyłączonym FIFO ze sprzętowym potwierdzeniu transmisji
11Spośród wymienionych narzędzi projektowo-uruchomieniowych charakter sprzętowy ma:
- A• IDE
- B• Symulator
- C• Emulator ROM
- D• Monitor programowy
12Pamięć programu procesora 8051 jest pamięcią:
- A• RAM
- B• SAM
- C• ROM
- D• FIFO
13Rozkaz ORL A,R1 wykorzystuje adresowanie:
- A• Implikowane
- B• Bezpośrednie
- C• Natychmiastowe
- D• Pośrednie
14Skok warunkowy procesora X51 nie może nastąpić w wyniku:
- A• Ustawienia określonego bitu
- B• Wyzerowania rejestru roboczego
- C• Wyzerowania akumulatora
- D• Nierówności porównywanych wartości
15Rozkaz MOVX @DPTR,A powoduje odczyt:
- A• Akumulatora
- B• Zewnętrznej pamięci danych
- C• Pamięci programu
- D• Wewnętrznej pamięci danych
16Charakteru znakowego nie ma standard transmisji:
- A• CAN
- B• RS232
- C• RS422S
- D• RS485
17Maksymalny współczynnik podziału częstotliwości przez układ 8254 wynosi:
- A• 2^16
- B• 2^32
- C• 2^48
- D• 2^2048
18Żądanie obsługi jest zgłaszane przez urządzenie zewnętrzne za pomocą sygnału:
- A• ACK
- B• IRQ
- C• INTA
- D• DO
1919. Roli pamięci podręcznej nie pełni nigdy:
- A• Akumulator
- B• Rejestr instrukcji
- C• Stos
- D• Rejestr ogólnego przeznaczenia
20Przy zastosowaniu potokowego przetwarzania rozkazów szybkość wykonywania programu:
- A• Maleje
- B• Nie zmienia się
- C• Rośnie
21Elementem funkcjonalnym realizującym kontrole priorytetów jest:
- A• PIC
- B• ALU
- C• Akumulator
- D• Układ zerujący
22Pamięć o 12-bitowej szynie transmisji jest pamięcią organizacji:
- A• 1024x32
- B• 4096x16
- C• 2048x8
- D• 2048x16
23W pamięci DRAM bit informacji jest pamiętany dzięki:
- A• Kierunkowi pływającej bramki
- B• Ładunkowi pojemności tranzystora
- C• Brakowi obecności połączenia
- D• Działaniu przerzutnika
24Odświeżanie jest charakterystyczne dla pamięci:
- A• PROM
- B• EPROM
- C• SRAM
- D• DRAM
25Z wymienionych trybów adresowania krótszego formatu instrukcji wymaga adresowanie:
- A• Implikowanego
- B• Natychmiastowego
- C• Bezpośredniego
- D• Pośredniego
26Rejestrem przechowującym adres kolejnego rozkazu jest:
- A• Akumulator
- B• Rejestr informacji
- C• Stos
- D• Licznik rozkazów
27W synchronicznym przerzutniku RS łączna liczba wejść i wyjść wynosi:
- A• 3
- B• 4
- C• 5
- D• 6
28Zapis stałej do komórki pamięci wewnętrznej procesora x51 dokonuje:
- A• Mov 84, ##AAh
- B• Mov R1,#AAh
- C• Mov 84,#0h
- D• Mov 84,#R0
29Przy niespełnieniu warunku rozkazu skoku warunkowego nastąpi:
- A• Skok do następnego rozkazu
- B• Wykonanie następnego rozkazu
- C• Oczekiwanie na (brak txt)
30Rejestr DTPR systemów x51 jest wykorzystywany do:
- A• Przechowywania znaczników
- B• Dostępu do pamięci wewnętrznej
- C• Dostępu do pamięci zewnętrznej
- D• Przechowywaniu adresów
31Z wymienionych standardów transmisji szeregowej najmniejszą elektromagnetyczną ma:
- A• CAN
- B• RS 232
- C• RS 422
- D• RS 445
32Licznik układu 8254 w modzie 2 generuje sygnał PW24. Dokonując zmian stanu licznika można zmieniać współczynnik [%]:
- A• 1%
- B• 2%
- C• 5%
- D• 10%
33Matryca pamięci o pojemności 256 B odpowiada:
- A• 16 linii słów
- B• 32 linii słów
- C• 64 linii słów
- D• 128 linii słów
34Rozkaz MOV A,@R0 powoduje odczyt:
- A• Akumulatora
- B• Pamięci programu
- C• Zewnętrznej pamięci danych
- D• Wewnętrznej pamięci danych
35Nie jest parametrem dynamicznym:
- A• Przetrzymywanie adresu względem CAS
- B• Dostępu względem CAS
- C• Tworzenie impulsu programowego
- D• Ustalenie danych względem CAS
36Najdłuższy czas kasowania spośród wymienionych charakteryzuje pamięć:
- A• Flash
- B• EPROM
- C• EEPROM
- D• DRAM
37Nie jest elementem funkcjonalnym pamięci OTP:
- A• dekoder kolumn
- B• wzmacniacz odczytu
- C• matryca pamięci
- D• bufor danych wyjściowych
38Pamięć statyczna wyposażona w wewnętrzne zasilanie bateryjne to:
- A• PROM
- B• NVRAM
- C• VRAM
- D• SRAM
39Zwielokrotnienia sprzętu wymaga się w przypadku przetwarzania potokowego:
- A• Szeregowego
- B• Równoległego
- C• Szeregowo-równoległego
- D• Żadnego z powyższych
40Przepustowość szyny synchronicznej zależy od:
- A• Szerokości szyny
- B• Częstotliwości sygnału synchronicznego
- C• Szerokości szyny i częstotliwości sygnału synchronizującego
- D• Żadnej z powyższych
41Mikroprocesor 87C51 to mikroprocesor:
- A• Bez pamięci programu
- B• Z pamięcią ROM programowalną
- C• Z pamięcią EPROM
42Handshaking stanowią:
- A• Piny 1 i 2
- B• Piny 2 i 3
- C• Piny 3 i 4
- D• Piny 4 i 5
- E• Piny 5 i 6
43Faktoryzacja jest to:
- A• Zastosowanie rozdzielności dzielenia względem dodawania
- B• Zastosowanie rozdzielności mnożenia względem dodawania
- C• Zastosowanie przemienności mnożenia
- D• Zastosowanie przemienności dodawania
44Do odczytania danych zawartych w pamięci programu mikrokontrolera x51 służy adresowanie:
- A• Bezpośrednie
- B• Wskaźnikowe
- C• Implikowane
- D• Względne
45Jeżeli sygnał wyjściowy zależy tylko od sygnału wejściowego to taki układ nazywamy:
- A• Sekwencyjnym
- B• Synchronicznym
- C• Kombinacyjnym
- D• Asynchronicznym
46Wyścigi i hazardy nie występują w układach:
- A• Sekwencyjnych
- B• Synchronicznych
- C• Kombinacyjnych
- D• Asynchronicznych
47Dla linii RS o długości 1 km maksymalna szybkość transmisji wynosi:
- A• 100 kBodów
- B• 1000 kBodów
- C• 100 Bodów
48W trybie 2 układu 8254 wprowadzenie nowego stanu początkowego powoduje jego użycie:
- A• Po przejściu sygnału wyzwalającego
- B• Od resetu
- C• Po przekręceniu się licznika
- D• Żaden z powyższych
49Kod CRC jest to sekwencja:
- A• 16 bitowa
- B• 4 bitowa
- C• 15 bitowa
- D• 7 bitowa
50Sygnał HLD wysłany do procesora oznacza:
- A• Zadanie do procesora aby odłączył się od szyny
- B• Żądanie obsługi przerwania
- C• Żądanie wykonania rozkazu
51Stos jest pamięcią:
- A• FIFO
- B• LIFO
- C• LILO
- D• FELO
52Rozkazy sterowania są generowane na podstawie:
- A• RI
- B• PC
- C• SP
- D• XY
53Obsługa DMA może być wymuszona przez:
- A• Procesor
- B• Przetwornik I/O
- C• Procesor oraz sterownik I/O
- D• PIC
54Podstawowa różnica między RAM i ROM to:
- A• Wzmacniacz odczytu
- B• Bramka pływająca
- C• Tranzystor bipolarny
- D• Żadna z powyższych
55Standardem transmisji szeregowej o najniższym prawdopodobieństwie niewykrycia błędów transmisji jest:
- A• Nie ma różnica między standardami
- B• RS485
- C• RS232
- D• CAN
56Jeżeli o obecności danych w buforze odbiornika RS232 informuje stanem "1", MSB rejestru LSR, to instrukcja sprawdzenia obecności danych w buforze ma postać :
- A• If (port(LSR) or $80 <> 0 then…
- B• If (port(LSR) and $01 <> = then…
- C• If (port(LSR) or $01 <> 0 then…
- D• If (port(LSR) and $80 <> 0 then…
57Rozkaz MOV A, 40h wykorzystuje adresowanie :
- A• Natychmiastowe
- B• Bezpośrednie
- C• Implikowane
- D• Pośrednie
58Procesor 8051 dysponuje uniwersalnymi liniami I/O w liczbie:
- A• 16
- B• 24
- C• 8
- D• 32
59Rozkaz MOV A, #40h wykorzystuję adresowanie :
- A• Implikowane
- B• Pośrednie
- C• Natychmiastowe
- D• Bezpośrednie
60Rejestrem procesora wykorzystywanym do realizacji pamięci LIFO jest :
- A• PSW
- B• PC
- C• ACC
- D• SP
61Procesor 8051 jest procesorem :
- A• Superskalarnym
- B• Superpotokowym
- C• CISC
- D• RISC
62Przedstawiony symbol graficzny oznacza wejście zegarowe przerzutnika:
- A• Statyczne aktywowane poziomem logicznym 0
- B• Dynamiczne aktywowane opadającym zboczem sygnału zegarowego
- C• Statyczne aktywowane poziomem logicznym 1
- D• Dynamiczne aktywowane narastającym zboczem sygnału zegarowego
63Liczba wejść danych mulitpleksera W, związana jest z liczbą jego wejść adresowanych A formułą :
- A• W =1
- B• W = A/2
- C• W = 2^A
- D• W = 2*A
64Kontrola parzystości w standardzie RS232 jest:
- A• 1-bitowa
- B• 2-bitowa
- C• 3-bitowa
- D• 4-bitowa
65Ekwiwalentem arytmetycznym przesunięcia zawartości akumulatora o 2 bity w prawo jest :
- A• Dzielenie bez reszty przez 4
- B• Dzielenie bez reszty przez 2
- C• Mnożenie przez 2
- D• Mnożenie przez 4
66Wymuszenie formatu 8,N,1 wymaga zapisu do 5 młodszych bitów rejestru LCR wartości:
- A• 03h
- B• 05h
- C• 1Dh
- D• 0Dh
67Rozkaz ORL A,@R1 wykorzystuje adresowanie:
- A• Bezpośrednie
- B• Pośrednie
- C• Implikowane
- D• Natychmiastowe
68Najbardziej skomplikowaną budowę matrycy pamiętającej (tranzystorów/bit) charakteryzuję pamięć :
- A• SRAM
- B• EPROM
- C• DRAM
- D• PROM
69Pamięć o organizacji 2048x16 wymaga szyny adresowej o szerokości :
- A• 12 bitów
- B• 11 bitów
- C• 10 bitów
- D• 9 bitów
70Demultiplekserem nazywamy układ logiczny służący do :
- A• Mnożenie dwóch liczb binarnych
- B• Przesyłania informacji z jednego z wielu wejść na jedno wyjście
- C• Każdy wielowejściowy układ kombinacyjny
- D• Przesyłania informacji z jednego wejścia na jedno z wielu wyjść
71Kasowanie w wyniku naświetlania światłem ultrafioletowym jest charakterystyczne dla pamięci :
- A• MaskROM
- B• EPROM
- C• DRAM
- D• SRAM
72Licznik 8254 pracujący w trybie zliczania impulsów może dokonać poprawnego pomiaru częstotliwości 650 kHz w bramce nie dłużej niż około :
- A• 10 sec
- B• 5 sec
- C• 0,1 sec
- D• 2 sec
73Przy adresowaniu 16-bitowym przestrzeń adresowa wynosi :
- A• 64 kB
- B• 8 kB
- C• 256 B
- D• 128 kB
74Przedstawiony symbol graficzny oznacza wejście zegarowe przerzutnika:
- A• Statyczne aktywowane poziomem logicznym 0
- B• Dynamiczne aktywowane opadającym zboczem sygnału zegarowego
- C• Statyczne aktywowane poziomem logicznym 1
- D• Dynamiczne aktywowane narastającym zboczem sygnału zegarowego
75Środowisko EdSim51 jest narzędziem projektowo-uruchomieniowym typu :
- A• Monitor programowy
- B• Program śledzący
- C• Emulator ROM
- D• Symulator
76Twierdzeniem algebry Boole'a nie jest :
- A• X n 1 = X
- B• X n 0 = 0
- C• X n X = X
- D• X n nie X = 1
77Stos jest pamięcią:
- A• RAM
- B• SAM
- C• FIFO
- D• ROM
78Zastąpienie w projektowanym systemie mikroprocesorowym programowej realizacji pewnych funkcji ich realizacją sprzętową powoduje :
- A• Ułatwienie ew. modyfikacji systemu
- B• Wzrost czasu testowania oprogramowania
- C• Wzrost niezawodności systemu
- D• Wzrost poboru mocy
79Jeżeli adres bazowy sterownika RS wynosi 378h, a offset rejestru sterującego 6, to adres bezwzględny tego rejestru sterującego wynosi :
- A• 376h
- B• 384h
- C• 6h
- D• 37Eh
80Bufor odbierania znaków w typowym sterowniku RS232 jest pamięcią :
- A• LIFO
- B• FIFO
- C• RAM
- D• PROM
81Zależność czasu programowego wyznaczenia wartości funkcji logicznej od bieżącego stanu zmiennych wejściowych charakteryzuję metodę :
- A• Tablicową
- B• Specjalizowaną realizującą sekwencje sprawdzeń stanu zmiennych wejściowych
- C• Żadną z wymienionych
- D• Specjalizowana realizującą operację wynikające z postaci funkcji logicznej
821-wire jest standardem transmisji:
- A• Żadnej z wymienionych
- B• Szeregowej synchronicznej
- C• Szeregowej asynchronicznej
- D• Równoległej
83Dostęp do danych ze stosu odtwarzających stan procesora po zakończeniu ISR odbywa się w trybie :
- A• Żadne z powyższych
- B• LIFO
- C• FIFO
- D• RAM
84Rejestrem przechowującym adres wierzchołka jest :
- A• Liczników rozkazów
- B• Akumulator
- C• Rejestr wskaźników
- D• Wskaźnik stosu
85Procesor 8051 jest procesorem :
- A• 16-bitowym
- B• 8-bitowym
- C• 4-bitowym
- D• 32-bitowym
86Zgodnie z prawami algebry Boole'a X xor X =
- A• 0
- B• 1
- C• Nie X
- D• X
87Multiplekser to urządzenie służące do :
- A• Mnożenie liczb binarnych
- B• Przesyłania informacji z jednego wejścia na wiele wyjść
- C• Każdy wielowejściowy układ kombinacyjny
- D• Przesyłania informacji z wielu wejść na jedno wyjście
88Maksymalny współczynnik podziału częstotliwości przez licznik 8254 zliczający w kodzie BCD wynosi :
- A• 2 do potęgi 16 -1
- B• 9999
- C• 10 do potęgi 5
- D• 65536
89Maksymalna wartość dziesiętna zapisana w 8-pozycyjnym kodzie BCD8421 wynosi :
- A• 4095
- B• 99
- C• 255
- D• 999
90Najkrótszy kompletny (łącznie z bitami technicznymi) znak standardu RS232 zawiera :
- A• 10 bitów
- B• 7 bitów
- C• 5 bitów
- D• 8 bitów
91Jeżeli adres bezwzględny rejestru sterującego wynosi 3F2h, a jego offset 8, to adres bazowy sterownika RS wynosi :
- A• 37Eh
- B• 378h
- C• 388h
- D• 3EAh
92Przy formacie znaków 8, N, 1 i prędkości transmisji 9600 bps, czas transmisji kompletnego znaku wynosi około :
- A• 1 ms
- B• 2 ms
- C• 0,5 ms
- D• 0,05 ms
93Metoda obsługi wejścia/wyjścia o potencjale największym opóźnienia reakcji na zderzenie ma:
- ADMA
- BWielopoziomowa obsługa przerwań
- COdpytywanie programowe
- Djednopoziomowa obsługa przerwań
94Selektywnego ustawienia bitu rejestru dokonuję się przy pomocy funkcji :
- Aor
- Band
- Cnot
- Dxor
95Zastąpienie w projektowanym systemie mikroprocesorowym programowej realizacji pewnych funkcji ich realizacją programową powoduje :
- Aspadek niezawodności systemu
- Bwzrost poboru mocy
- Cułatwia ew modyfikacje systemu
- Dspadek czasu testowania oprogramowania
96Dostęp do wewnętrznej pamięci danych procesora x51 jest możliwy przez adresowanie:
- Atylko pośrednie
- Bbezpośrednie i pośrednie
- Ctylko bezpośrednie
- Dbezpośrednie, pośrednie i implikowane
97Przy adresowaniu 16-bitowym pamięci o organizacji bajtowej jej pojemność wynosi:
- A20K Bajtów
- B64K Bajty
- C128K Bajtów
- D128kbitów
98Dżordż to flet
- ATak
- BNie
- CMoże
Informationen
- Beschreibung
- Quiz am Wyklad Smietana2, erstellt von Badi .... am 16/09/2020.
- Autor
- Badi ....
- Sprache
- English
- Aufrufe
- 751
- Bewertung
- Noch keine Bewertungen Bewerte dieses Quiz