Fichas
3.2 Computersysteme I, Speicherglieder
Fichas del conjunto (38)
- 1Welche Eigenschaft von Schaltnetzen muss man aufgeben, um aus logischen Gattern Speicherglieder bauen zu können?Die Zyklusfreiheit
- 2Wie kann man aus zwei Invertern ein Schaltnetz aufbauen, welches zumindest eine Zeit lang boolesche Werte speichert?Indem man diese im Kreis verknüpft
- 3Wie werden Flipflops noch genannt?Latch
- 4Durch welches logische Gatter kann man die Speicherung von Werten noch realisieren? Wie?Durch zwei NOR-Gatter, indem man diese ebenfalls im Kreis verknüpft.
(SR-Latch) - 5Wie kann man bei einem Latch dafür sorgen, dass man von außen steuern kann, welcher Wert gespeichert werden soll?Indem man statt Inverter NOR-Gates
nimmt und deren zweite Eingangssignale als Steuersignale nutzt (SR-Latch) - 6Was ist ein "Setzvorgang" bei einem SR-Latch?bei einem SR-Latch das Signal S für eine gewisse Mindestzeit auf 1 und dann wieder auf 0 zu setzen..
- 7Für wie lange muss bei einem SR-Latch das entsprechende Steuersignal mindestens anliegen, um eine Änderung des gespeicherten Wertes zu bewirken?Mindestens zwei Verzögerungszeiten eines
NOR-Gatters - 8Was für Eingangswerte muss man bei einem SR-Latch anlegen, um eine 1 zu speichern?Indem man am S-Eingang eine gewisse Zeit eine 1 anlegt
(mindestens zwei NOR-Laufzeiten, während R = 0) - 9Welche Werte muss man an einem SR-Latch anlegen, um eine 0 zu speichern?dazu muss R mindestens zwei NOR-Laufzeiten auf 1 gesetzt werden
(und S auf 0) - 10Was ist das sogenannte "Rücksetzen" bei einem SR-Latch?für eine gewisse Zeit eine 1 am Eingang R anzulegen und daduch zu erreichen, dass dauerhaft eine 0 an Q und eine 1 an Q' anliegt
- 11Wie nennt man den R-Eingang eines SR-Latches?Rücksetz-Signal oder Reset
- 12Was ist der Unterschied zwischen einem SR-Latch und einem RS-Latch?das RS-Latch ist ein Speicherglied mit dominantem Rücksetzen,
das SR-Latch mit dominantem Setzen - 13Was passiert bei einem SR-Latch beide Eingänge S und R auf 1 setzt?sowohl an Q als auch an Q'
liegt eine 0 an. - 14Wie verhalten sich bei einem SR-Latch Q und Q' zueinander ? (wenn man nicht ausgerechnet an R und S gleichzeitig eine 1 anlegt)Diese verhalten sich invers zueinander
- 15Was passiert, wenn man an einem SR-Latch an beiden Eingängen (S und R) eine 0 anlegt?Dann kann es bei dem Schaltnetz zu "Flimmern" kommen, d.h. das Schaltnetz beginnt zu schwingen
- 16Warum bzw. Wann kann es bei einem SR-Latch zum Flimmern kommen, wenn man an S und R eine 0 anlegt?Bei gleichen Verzögerungszeiten der NOR-Gatter schalten diese ihren Ausgang auf 0 welche dann wieder durch das nächste NOR zu 1 wird. Es entsteht im Grunde einen Schwingkreis
- 17Was passiert bei einem SR-Latch wenn R und S gleichzeitig auf 0 gesetzt werden und die NOR-Gates unterschiedliche Verzögerungszeiten aufweisen?das SR-Latch kann danach gesetzt oder rückgesetzt sein, je nachdem welches Gatter schneller schaltet
- 18Warum ist das gleichzeitige Setzen und Rücksetzen bei einem SR-Latch verboten?Wegen der Gefahr des Flimmerns nach dem Rückschalten
von R = S = 1
auf R = S = 0 - 19Was ist ein JK-Latch bzw. wo ist der Unterschied zu einem SR-Latch?Es verhält sich wie ein SR-Latch, nur bei J = K =1 wird der gespeicherte Wert invertiert (getoggelt)
- 20Was ist ein D-Flipflop?Ein D-Flipflop speichert den Wert, der am Dateneingang des D-Flipflops anliegt, wenn das Taktsignal, auch Clock oder CK genannt, eine steigende Flanke hat.
- 21Welchen Vorteil bieten D-Flipflops?anstatt mittels Steuereingängen anzugegeben, welcher Wert gespeichert werden soll, kann man damit den Wert eines Datensignals, z.B. den Ausgangs eines Schaltnetzes speichern
- 22Was ist ein Taktsignal?ein im Allgemeinen periodisches Signal, d.h. es hat abwechselnd die Werte 0 und 1.
- 23Was ist die "steigende Flanke" eines Taktsignals?Der Übergang des Taktsignals
von 0 nach 1 - 24Was ist die "fallende Flanke" eines Taktsignals?Der Übergang des Taktsignals
von 1 nach 0 - 25Was macht ein D-Flipflop intern?es berechnet aus dem Wert des Datensignals und der steigenden Flanke ein Setz–bzw. Rücksetzsignal geeigneter Länge für ein innenliegendes SR-Latch.
- 26Was ist die sog. Setzzeit (Setup-Time) eines D-Flipflops?Die Zeit, die das Eingangssignal mindestens anliegen muss, damit das D-Flipflop gesetzt werden kann.
- 27Was muss für das Datensignal gelten, damit das D-Flipflop überhaupt funktionieren kann?der Wert des Datensignals darf sich für je ein Zeitintervall vor und nach der steigenden Flanke nicht ändern.
- 28Woraus setzt sich das Wirkintervall eines D-Flipflops zusammen?Aus Setz- und Haltezeit
- 29Was ist das sogenannte Kippintervall eines D-Flipflops?Das Intervall, in dem ein neu eingespeichertes Datensignal frühestens oder spätestens am Datenausgang des Flipflop erscheint
- 30Wie nennt man Flipflops bei denen sich Wirk- und Kippintervall nicht unterscheiden?Master-Slave-Flipflops
- 31Welchen Vorteil haben Master-Slave-Flipflops?Bei diesen gibt es keine Rückkopplung auf den Eingang, was zur Änderung des Eingangswertes während des Wirkintervalls führen würde
- 32Woraus bestehen MS-Flipflops?aus zwei hintereinandergeschalteten Latches mit zeitlich verschobenen Steuersignalen
- 33Wie kann man die Rückkopplung in Speichergliedern ausschließen, sodass man keine MS-Flipflops braucht, sondern auch D-Flipflops reichen?indem die Taktperiode des Schaltnetzes stets lang genug ist, damit trotz der Verzögerung durch das Schaltnetz das Wirkintervall des Speicherglieds respektiert wird.
- 34Was ist ein Register?Mehrere mit einem gemeinsamen Taktsignal verbundene D-Flipflops
- 35Welchen Eingang hat ein Register neben dem Takteingang noch?Einen Load-Eingang
- 36Was gibt der Load-Eingang eines Registers an?dieser gibt bei der steigenden Taktflanke an, ob tatsächlich gespeichert werden soll (bei Wert 1) oder nicht (bei Wert 0).
- 37Wozu dient der Load-Eingang eines eines Registers?Damit kann in Schaltwerken die Taktung ausgeblendet werden, so dass der gegenwärtige Inhalt noch einen weiteren Takt bestehen bleibt.
- 38Was ist ein Schieberegister?Diese besitzen ein zusätzlichen Steuereingang, der angibt,
ob der Wert von den Eingängen ”geladen“ wird (bei 1), oder ob (bei 0) die Inhalte von Bit i zu Bit i + 1 (bzw. Bit i-1) geschoben werden
Información
- Descripción
- (Computersysteme I) Informatik Fichas sobre 3.2 Computersysteme I, Speicherglieder, creado por David Bratschke el 22/10/2017.
- Creado por
- David Bratschke
- Visitas
- 50
- Valoración