Fichas
4.2.1 Computersysteme II, Steigerung der Prozessorleistung
Fichas del conjunto (36)
- 1Was benutzt man am besten zur Bewertung der Leistungsfähigkeit eines Prozessors?die Laufzeit zur Abarbeitung typischer Anwendungsprogramme
- 2Wie berechnet sich die Laufzeit eines? (typischen Anwendungsprogrammes..)aus der Anzahl der benötigten Taktzyklen multipliziert mit der Taktzykluszeit
- 3Wie kann die Anzahl der benötigten Taktzyklen eines Programmes zur Berechnung der Laufzeit bestimmt werden?Wenn man die mittlere Zahl von
Taktzyklen pro Befehl kennt,
kann die Anzahl der Taktzyklen in der Laufzeitgleichung auch durch die Zahl der abgearbeiteten Befehle ausgedrückt werden - 4Wie lautet die Formel zur Berechnung der Laufzeit eines Programms ausgedrückt mit der Befehlspfadlänge?Laufzeit = (Anzahl Befehle) · (Taktzyklen pro Befehl) · Taktzykluszeit
- 5Durch welche Ebene der Prozessorarchitektur wird der Parameter "Anzahl der Befehle" in der Laufzeitgleichung maßgeblich beeinflusst?Dieser hängt hauptsächlich von der zugrundeliegenden Befehlssatzarchitektur und der Compilertechnik ab
- 6Von welcher Ebene der Prozessorarchitektur hängt der Parameter "Taktzyklen pro Befehl" maßgeblich ab?Von der Mikroarchitektur
- 7Von welcher Ebene der Prozessorarchitektur hängt der Parameter "Taktzykluszeit" in der Laufzeitgleichung maßgeblich ab?Von der technologischen Implementierung (Realisierung) der Prozessorarchitektur
- 8Wie leitet sich die Leistungsfähigkeit eines Prozessors aus der Laufzeit eines typischen Anwendungsprogramms ab?Das ist der Kehrwert der Laufzeit
- 9Wofür steht "CPI" und was gibt dieser Wert an?"Cycles per Instruction":
gibt an wieviele Taktzyklen bei einer bestimmten ISA zur Abarbeitung eines Befehls benötigt werden - 10Welchen idealen CPI-Wert können Skalare RISC-Mikroarchitekturen maximal erreichen?Einen CPI-Wert nahe 1
- 11Warum werden Skalare RISC-Mikroarchitekturen allein nie einen CPI-Wert von 1 erreichen können?I.d.R. aufgrund von Pipeline-Konflikten und der Tatsache, dass sie in der EX-Phase immer nur eine einzige Ausführungseinheit verwenden
- 12Was ist der Kehrwert vom CPI-Wert?Der IPC-Wert,
dieser gibt an, wieviele Instruktionen pro Taktzyklus abgearbeitet werden können - 13In welchem Bereich liegen die CPI-Werte superskalarer RISC-Prozessoren?Bei Werten unter 1
- 14Wie lässt sich die Formel für die Performance eines Prozessors mit der Taktfrequenz ausdrücken?P = IPC * f
- 15Wie kann mit Blick auf die Formel für die Performance eines Prozessors diese gesteigert werden?Da proportionaler Zusammenhang:
Durch Steigerung von IPC-Wert
oder Taktfrequenz
(oder beides) - 16Wodurch kann die Taktfrequenz eines Prozessors gesteigert werden? (sofern noch nicht verwendet)Durch Superpipelining
- 17Wodurch kann der IPC-Wert eines Prozessors in der Regel erhöht werden? (Sofern noch nicht verwendet)Durch eine parallele Befehlsausführung
- 18Was ist ein Synonym für die Leistungsfähigkeit eines Prozessors?Die Performance
- 19Wie kann man auf Mikroarchitektur-Ebene die maximal mögliche Taktfrequenz eines Prozessors erhöhen?Durch Superpipelining
- 20Wie funktioniert Superpipelining?Die Pipeline-Stufen werden aufspalten
und so die Gesamtzahl der Stufen vergrößert. Dadurch steigt der maximal erreichbare Speedup proportional zur Zahl der Pipeline-Stufen. - 21Warum steigt beim Superpipeling durch die Steigerung des Speedups ebenfalls die Taktfrequenz?Weil durch die feinere Unterteilung der Pipeline-Stufen auch die Verzögerungszeit der zugehörigen Schaltnetze sinkt
- 22Wo wird heutzutage (2017) überall Superpipeling eingesetzt?Eigentlich bei allen aktuellen Prozessoren
- 23Bis zu wieviele Pipelinestufen findet man bei aktuellen Prozessoren vor?Teilweise mehr als 30 Stufen
- 24Was ist der Nachteil vom Superpipelining?höhere Latenzzeiten, da z.B. die Zeit für das Leeren und Neubefüllen der Pipeline bei einer falschen Sprungvorhersage proportional zur Stufenanzahl ist
- 25Wie hoch sind die besten Zugriffzeiten der schnellsten L1-Caches im Vergleich zu den mit Superpipelining erreichbaren Taktfrequenzen?4 zu 1:
ein heutiger L1-Cache mit 32KB
hat eine typische Zugriffslatenz von vier Taktzyklen - 26Was versteht man unter der "Memory Wall"?Diese große und stetig wachsende Geschwindigkeitslücke zwischen Prozessor und Speicher
- 27Welchen Einfluss hatte die "Memorywall" auf die Entwicklung der Prozessortechnik?Diese hat die Entwicklungen in Richtung Superpipeling immer stärker gebremst und dazu geführt, dass man sich auf die Vergrößerung des IPC-Wertes konzentriert.
- 28Warum lag es bei den RISC-Architekturen nahe zur Steigerung der Befehlsebenenparallelität, die verschiedene Funktionseinheiten durch mehrere voneinander unabhängige Befehle zu nutzen?Da die zusätzlichen Funktionseinheiten sowieso schon für Ganz- und Gleitkommazahlen oder Speicherzugriffe vorhanden waren
- 29Wie ist der englische Begriff und die Abkürzung für "Befehlsebenenparallelität"?"Instruction Level Parallelism" (ILP)
- 30Was bedeutet beispielsweise zweifache Befehlsebenenparallelität?Das jeweils zwei Befehle geholt und dekodiert werden, um dann parallel in zwei Ausführungseinheiten ausgeführt zu werden
- 31Welche Anforderungen werden mit zunehmendem ILP an den Speicher gestellt?Da mehr Befehle und Daten zwischen den Stufen übertragen werden müssen, steigen die Anforderungen an die Speicherbandbreite.
- 32Worauf muss der Befehlsstrom untersucht werden, um ILP implementieren zu können?Der Befehlsstrom muss auf von einander unabhängige Befehle untersucht werden. D.h. diese müssen überhaupt vorhanden sein.
- 33Auf welche zwei (drei) Arten können voneinander unabhängige Befehle unterschiedlichen Ausführungseinheiten zur Implementierung von ILP zugeordnet werden?- durch den Compiler
- durch Prozessor-Hardware
- durch eine Kombination beider - 34Was ist der Nachteil wenn bei ILP die Zuordnung der Befehle zu den Ausführungseinheiten durch den Compiler geschieht?Diese erfordert immer eine Neuübersetzung des Programms und kann nicht angewandt werden, wenn statt des Quellprogramms nur ein binäres Maschinenprogramm für eine bestimmte ISA vorliegt.
- 35Um was muss beispielsweise der Registersatz erweitert werden, um ein zweifachen ILP implementieren zu können?Einen zusätzlichen Lese- und Schreibport
- 36Was versteht man im Zusammenhang mit Befehlsebenenparallelität unter "in-order-issue"Die Zuordnung (issue) der Befehle zu Ausführungseinheiten in der Programmreihenfolge
Información
- Descripción
- (Computersysteme II) Informatik Fichas sobre 4.2.1 Computersysteme II, Steigerung der Prozessorleistung, creado por David Bratschke el 19/02/2018.
- Creado por
- David Bratschke
- Visitas
- 11
- Valoración