Loading [MathJax]/jax/output/HTML-CSS/fonts/TeX/fontdata.js

Módulo 4 - Memória Cache

Description

Esse mapa mental tem como objectivo, facilitar o estudo do tópico " Memória cache ", e suas características e níveis.
Alex Moniz
Mind Map by Alex Moniz, updated more than 1 year ago
Alex Moniz
Created by Alex Moniz about 6 years ago
15
0
1 2 3 4 5 (0)

Resource summary

Módulo 4 - Memória Cache
  1. Cache L1 (Level 1)

    Annotations:

    • Cache L1 foi integrada num microprocessador pela primeira vez com o Intel 486D. Todas as caches L1 possuem uma capacidade muito reduzida (desde 8 KB até 64 KB ) pois o seu objetivo é serem rápidas. A grande vantagem deste tipo de memória é como já referido, que o CPU não necessite de recorrer tantas vezes ao exterior (RAM) para obter a informação que necessita. A cache L1 encontra-se integrada no próprio CPU.
    1. Cache L2 (Level 2)

      Annotations:

      • A cache L2 foi desenvolvida para os 10% de vezes que o processador não encontrava a informação pretendida na cache de nível 1. Inicialmente estas caches eram externas,isto é, com o acesso dependente da velocidade do BUS.
    2. Cache L1 (Level 1)

      Annotations:

      • Cache L1 foi integrada num microprocessador pela primeira vez com o Intel 486D. Todas as caches L1 possuem uma capacidade muito reduzida (desde 8 KB até 64 KB ) pois o seu objetivo é serem rápidas. A grande vantagem deste tipo de memória é como já referido, que o CPU não necessite de recorrer tantas vezes ao exterior (RAM) para obter a informação que necessita. A cache L1 encontra-se integrada no próprio CPU.
      1. Cache L2 (Level 2)

        Annotations:

        • A cache L2 foi desenvolvida para os 10% de vezes que o processador não encontrava a informação pretendida na cache de nível 1. Inicialmente estas caches eram externas,isto é, com o acesso dependente da velocidade do BUS. 
        1. Cache L3

          Annotations:

          • A cache L3 está a ser cada vez mais utilizada principalmente devido às recentes arquiteturas de processadores que envolvem vários núcleos de processamento. Estes núcleos geralmente partilham a cache L3 que é a de maior capacidade de todas.
      Show full summary Hide full summary

      0 comments

      There are no comments, be the first and leave one below:

      Similar

      IB Economics: International Trade
      Han Zhang
      Economics
      Emily Fenton
      SMART School Year Goals
      Alice McClean
      How did Hitler challenge and exploit the Treaty of Versailles 1933 - March 1938?
      Leah Firmstone
      AQA Physics P1 Quiz
      Bella Statham
      Summary of AS Psychology Unit 1 Memory
      Asterisked
      ENG LIT TECHNIQUES
      Heloise Tudor
      Topic 1 Quiz - Elements & The Periodic Table
      Musicdudejoe
      An Timpeallacht (Foclóir)
      Sarah Egan
      1PR101 2.test - Část 8.
      Nikola Truong