Mapa mental
MEMÓRIA CACHE

Conteúdo do mapa
MEMÓRIA CACHE
Surgimento
- Hierarquia de Memória
- 1990 - 25 MHz
Conceito
- Ilusão
- Camadas entre a UCP e Mem. Principal
Tipos de Cache
- L1
- No Processador
- L1i e L1d
- No Processador
- L3
- (L1 e L2) ------ L3
- L2
- (L2 > L1)
- L4
- Novidade!
- Rapidez / Largura de Banda
- Cache Inclusivo
- L1 copia L2
- Remoção de linha / Processador verifica somente L2
- Cache Exclusivo
- L1 guarda informações diferentes de L2
- L1
Funcionamento da Memória Cache
- Otimização
- Memória Principal
- Blocos com "K" palavras
- Cache
- Linhas contendo "K" palavras
Funcções de Mapeamento
- Mapeamento dos blocos ---> Carregamento para a Cache
- Associativo
- Bloco carregado em qualquer linha
- Endereço de memória / em dois campos
- Rótulo
- Identificador único do bloco
- Palavra
- Rótulo
- Direto
- Mapeado cada bloco em uma única linha
- Associativo por Conjuntos
- Endereço de Memória é dividido em 3 campos:
- Rótulo
- Palavra
- Conjunto
- Memória Cache / 5 conjuntos com "K" linhas
- Endereço de Memória é dividido em 3 campos:
- Associativo
- Mapeamento dos blocos ---> Carregamento para a Cache
Algorítmo de Substituição
- Qual bloco será substituído?
- Utilizado nos mapeamentos Associativo e Associativo por Conjuntos
- Implementação em hardware para maior velocidade
- Quatro Tipos
- Substitui aleatoriamente qualquer linha da Cache
- Substitui o menos recentemente utilizado
- Substitui o menos frequentemente utilizado
- Substitui o armazenado a mais tempo na Cache
Atualização de Blocos
- Substituir bloco na Cache? Verificar possível alteração na Mem. Principal!
- Escrita de Volta
- Implementação de um bit de atualização, onde quando é feita uma atualização em um bloco, o seu bit de atualização recebe o valor 1.
- Quando um bloco for substituído, ele somente será reescrito na memória principal se seu bit de atualização tiver valor 1.
- Implementação de um bit de atualização, onde quando é feita uma atualização em um bloco, o seu bit de atualização recebe o valor 1.
- Escrita Direta
- Operações de escrita feitas na cache também são feitas na mem. principal
- Problemas a se considerar
- Dispositivos de entrada e saída que podem ler e escrever diretamente na memória principal, invalidando dados da memória cache,
- Presença de múltiplos processadores, cada qual com sua memória cache local , conectadas a memória principal.
- Sanar problemas citados: Utilização de sistemas de coerência de memória cache
O futuro das Memórias Cache
- Cache Principal com 3 auxiliares
Imagens e arquivos do mapa
Informações
- Descrição
- Esboço Mapa Mental Memória Cache
- Criado por
- Lauro Alvarenga
- Visualizações
- 57
- Tags
- Avaliação





