Quiz
Junio 2014
Crie uma conta grátis para terminar este quiz
Salve seu progresso e veja sua nota final.
Já tem uma conta? Inicie sessão
Perguntas do quiz (25)
1Considérese una mejora que haga que la máquina corra 5 veces más rápida que la original, siendo utilizable el 60% del tiempo. ¿Cuál es la aceleración global lograda al incorporar la mejora?:
- A1,9230
- B0,5200
- C0,3
- DNinguna de las afirmaciones anteriores es correcta
2Sea un computador A capaz de completar 10000 tareas/seg y un computador B que completa 5000 tareas/seg, se dice entonces que:
- AEl computador A es el 150% más rápido que el B
- BEl computador A es el 100% más rápido que el B
- CEl computador A es el 50% más rápido que el B
- DEl computador A es el 200% más rápido que el B
3Si una máquina A ejecuta un programa en diez segundos, ¿en cuánto tiempo ejecuta el mismo programa la máquina B si la máquina A es el 50% más rápida que la B?:
- AEn 15 seg
- BEn 10,5 seg
- CEn 20 seg
- DSe necesitan más datos para conocer la respuesta
4Para mejorar el rendimiento de un computador para cierta aplicación se tienen dos opciones: 1) Cambiar el procesador gráfico que se utiliza un 60% del tiempo, consiguiendo una aceleración de 10, y 2) Incrementar la memoria obteniendo una aceleración de 2 el 80% del tiempo. Indicar la aceleración global en cada caso.
- A0,6 en la primera y 0,8 en la segunda
- B2,17 en la primera y 1,66 en la segunda
- C6 en la primera y 1,6 en la segunda
- DNinguna de las afirmaciones anteriores es correcta
5Sea una CPU donde la instrucción de bifurcación condicional emplea dos ciclos de reloj, y el resto de instrucciones cuatro ciclos, considerando que el 20% de las instrucciones empleadas son de bifurcación condicional:
- AEl promedio de CPI es 3
- BEl promedio de CPI es 0,4
- CEl promedio de CPI es 3,6
- DNinguna de las afirmaciones anteriores es correcta
6La transferencia de información entre la memoria caché y la CPU se hace:
- AEn tamaño bloque
- BEn tamaño palabra
- CDepende de la función de correspondencia
- DDepende del algoritmo de reemplazo
7Sea una memoria caché con un único conjunto, entonces:
- ALa función de correspondencia es la asociativa por conjuntos
- BLa función de correspondencia es la directa
- CLa función de correspondencia es la totalmente asociativa
- DLa función de correspondencia puede ser cualquiera
8En relación al tamaño de caché:
- AA mayor tamaño, menor tasa de fallos siempre
- BA mayor tamaño, mayor tasa de fallos
- CHay un compromiso entre tamaño y tasa de fallos
- DLa tasa de fallos siempre es constante
9De las funciones de correspondencia de la memoria caché, la que emplea un único comparador para identificar el bloque es
- ALa asociativa por conjuntos
- BLa totalmente asociativa
- CTodas necesitan más de un comparador
- DLa directa
10De los algoritmos de reemplazo en la memoria caché, el que penaliza los bloques transferidos recientemente es
- AEl FIFO
- BEl Aleatorio
- CEl LFU
- DNinguna de las afirmaciones anteriores es correcta
11De los tiempos que intervienen en la penalización por fallo:
- AEl tiempo de transferencia es independiente del tamaño de bloque
- BSólo interviene el tiempo de transferencia
- CEl tiempo de acceso es independiente del tamaño de bloque
- DAmbos términos dependen del tamaño de bloque
12Si para realizar la operación C ← A+B se necesitan las instrucciones PUSH A, PUSH B, ADD y PUSH C:
- ASe trata de una máquina basada en acumulador
- BSe trata de una máquina basada en banco de registros
- CSe trata de una máquina de tres direcciones
- DSe trata de una máquina basada en pila
13Sea el computador Von Neumann estudiado en el Tema 3, si el registro RF lo forman 4 bits
- ALa duración máxima por instrucción es 4 ciclos
- BLa duración máxima por instrucción es 1 ciclo
- CNo existe relación con la duración de la instrucción
- DLa duración máxima por instrucción es 16 ciclos
14De las siguientes instrucciones, indica en cuál/es de ella/s se recupera/n el contenido del registro SR de memoria:
- ADIV .1, .2 con trap por división por cero
- BRET y RETI
- CCALL A0002h y DIV .1, .2 con trap
- DNinguna de las afirmaciones anteriores es correcta
15En una unidad de control microprogramada con secuenciamiento explícito, si la etapa traductora ROM tiene una organización de 256x12, podemos afirmar que::
- AEl código de operación es de 8 bits
- BEl registro de instrucción de forman 8 bits
- CDicha unidad microprogramada no tienen etapa ROM
- DNinguna de las afirmaciones anteriores es correcta
16Sean las instrucciones JMP A0002h, RET y BZ A0002h con el biestable z =0:
- ASólo JMP implica una bifurcación
- BEn todas se debe guardar el valor de PC en la pila
- CJMP y RET implicarán bifurcación
- DLas tres implican una bifurcación
17Para que el arranque del computador se realice correctamente
- ASe requiere que todos los registros tengan inicialmente el valor 0
- BSe requiere que la pila tenga almacenado SR y PC
- CSe requiere de un programa cargador almacenado en memoria no volátil
- DSe requiere que la primera instrucción sea LOAD
18Decir que todas las instrucciones del procesador DLX siguen el modelo de ejecución REG-REG es:
- AFalso
- BCierto
- CPuede ser cierto o falso dependiendo del ensamblador
- DNinguna de las afirmaciones anteriores es cierta
19Indica los tipos de riesgos por dependencia de datos que pueden existir en el procesador DLX para operaciones con enteros
- ARAW y WAR
- BRAW, WAR y WAW
- CSólo RAW
- DRAW y WAW
20Dada la instrucción LD R3, 12(R4), la fase en la que se calcula 12+R4 es:
- AID
- BEX
- CMEM
- DNinguna de las afirmaciones anteriores es correcta
21De las fases de ejecución del procesador DLX, para una instrucción ALU:
- AEn ninguna fase se accede a memoria
- BLa fase ID es diferente al resto de instrucciones
- CEl resultado viene expresado en estándar IEEE 754 de simple precisión
- DNinguna de las afirmaciones anteriores es correcta
22Sea la secuencia DIVF F0, F1, F2 y SUBF F0, F8, F10, existe riesgo de tipo:
- AEstructural
- BPor dependencia de datos tipo WAW
- CDe control
- DNinguna de las afirmaciones anteriores es correcta
23Comparando los registros R0 y F0, del procesador DLX
- AAmbos registros almacenan el valor 0
- BR0 siempre almacena el valor 0
- CF0 es un registro de 64 bits
- DNinguna de las afirmaciones anteriores es correcta
24Comparando la arquitectura Von Neumann con la DLX, indica la afirmación falsa:
- ALa segunda permiten ejecutar varias instrucciones simultáneamente
- BLa primera es segmentada
- CLa segunda ejecuta instrucciones ALU con modelo Reg-Reg
- DAmbas consideran el incremento del registro PC
25Indicar la arquitectura en la que una memoria caché partida daría mejor rendimiento
- ADLX
- BVon Neumann
- CLa memoria caché partida no mejora el rendimiento
- DLa memoria caché partida exige adelantamiento
Informações
- Descrição
- Arquitectura Quiz sobre Junio 2014, criado por dbx.loling em 22-05-2015.
- Autor
- dbx.loling
- Idioma
- Español
- Visualizações
- 6
- Etiquetas
- Avaliação
- Ainda sem avaliações Avalie este quiz