Flashcards
2.4.3 Computersysteme II, MIPS-Pipeline
Flashcards do conjunto (26)
- 1Wie heißen die 5 Stufen der MIPS-Pipeline?- Instruction Fetch (IF)
- Instruction Decode (ID)
- Execute/Address Calculation(EX)
- Memory Access (MEM)
- Write Back (WB) - 2Was kennzeichnet die Pipelinestufe: "Befehlsbereitstellung" (IF)?- Laden des aktuellen Befehls aus dem
Code-Cache in das Befehlsregister
- Erhöhung des Befehlszählers um 4
- Bei Cache-Fehlzugriff: Nachladen des Befehls aus Hauptspeicher - 3Was kennzeichnet die "Dekodier- und Operandenbereitstellungsphase"?- Erzeugen von pipeline-internen Steuersignalen aus dem Befehl
- Operanden aus Universalregistern bereitstellen und ggf. Vorzeichenerweiterung - 4Was kennzeichnet die Pipelinestufe: "Ausführungsphase"?Ausführen der Operation in der ALU.
Berechnen von Adressen bei
Lade-/Speicherbefehlen oder
Sprungbefehlen - 5Was kennzeichnet die "Speicherzugriffsphase"?In dieser wird der Speicherzugriff auf den Daten-Cache durchgeführt
- 6Was kennzeichnet die " Resultatspeicherphase"?Das Ergebnis wird in ein Universalregister des Registersatzes geschrieben.
- 7Worin besteht der Hauptunterschied bei der Erweiterung einer Einzyklusarchitektur zu einer Pipelinearchitektur?In dem Hinzufügen einzelner Pufferregister, welche die Zwischenergebnisse der vorherigen Stufe aufnehmen und an die nächste Stufe weiterleiten
- 8Warum muss der Wert PC+4 über ein Zwischenregister an die nächste Stufe weitergereicht werden?Weil im Falle eines Sprungbefehls dieser Wert für die Berechnung des Sprungziels in der EX-Stufe verwendet wird
- 9Woher wird im Falle eines Sprungbefehls die Adresse für den PC bezogen?von der Zieladresse aus der MEM-Stufe
- 10Was geschieht in der ersten Takthälfte der ID-Phase?Dabei wird der Befehl aus dem Befehlsregister entnommen und dekodiert,
während die Steuereinheit die für die weitere Verarbeitung benötigten Steuersignale erzeugt - 11Was geschieht in der zweiten Takthälfte der ID-Phase?die Operanden werden aus dem Registersatz
geladen und in den ALU-Eingaberegistern Ai1 und Ai2 gespeichert - 12Was geschieht neben der Befüllung der ALU-Eingaberegister ebenfalls in der zweiten Takthälfte der ID-Phase?die Vorzeichenerweiterung des unmittelbaren Operanden auf 32 Bit und die Übertragung in das Register "Im"
- 13Was wird in der EX-Phase der MIPS-Pipeline ausgeführt?Dort wird die eigentliche Operation in der ALU ausgeführt und bei einem Sprungbefehl die Sprungzieladresse berechnet
- 14Wo wird das Ergebnis der ALU-Operation der EX-Phase gespeichert?In dem
ALU-Ausgaberegister "Ao" - 15Was geschieht mit der effektiven Adresse bei einem Speicherbefehl in der EX-Phase?Diese wird in das Register Ao übertragen.
- 16Was geschieht mit dem zu speichernden Wert bei einem Speicherbefehl in EX-Phase?Dieser wird aus Ai2 ohne Umweg
über die ALU in das
Speicherwert-Register Sv
übernommen - 17Was geschieht mit dem unmittelbaren Operanden im Register "Im" bei einem Sprungbefehls in EX-Phase?Der Wert des unmittelbaren Operanden "Im"
wird zum Wert von "PC+4" addiert und in das Sprungziel-Register Jta übernommen - 18Was geschieht mit dem Zielregisterselektor bei einem Sprungbefehl in der EX-Phase?Dieser wird in das Register Rt gespeichert und in den weiteren Phasen bis zur WB-Stufe mitgeführt
- 19Wofür wird die MEM-Phase in der MIPS-Pipeline genutzt?Diese wird für Lade-, Speicher-
und Sprungbefehle genutzt - 20Was geschieht bei einem Speicherbefehl in der MEM-Phase?Dabei wird der Inhalt des Speicherwert-Registers Sv an die von der ALU berechneten effektiven Adresse aus Ao in den Speicher geschrieben
- 21Was geschieht bei einem Ladebefehl in der MEM-Phase?Dabei wird das Speicherwort an der effektiven Adresse geladen und in das Ladewert-Register Lv übertragen
- 22Was geschieht bei einem Sprungbefehl in der MEM-Phase?Dabei wird die berechnete Sprungziel-Adresse aus "Jta" in den Befehlszähler übertragen. Liegt ein bedingter Sprung vor, so wird zuvor noch die Auswertung der Sprungbedingung in der ALU abgewartet und dann je nach Ergebnis gesprungen
- 23Was geschieht in der MEM-Phase bei Befehlen, die weder Speicher- , Lade- oder Sprungbefehle sind?Bei diesen wird nichts gemacht außer den Wert des ALU-Ausgaberegister "Ao" in das
ALU-Ergebnisregister "Ar" zu übertragen. - 24Was geschieht in der Write-Back-Phase der MIPS-Pipeline abhängig vom jeweiligen Befehl?abhängig vom Befehl wird dort entweder
der Wert des
ALU-Ergebnisregister oder
der des Ladewert-Registers in ein Universalregister übertragen. - 25Wann können durch die überlappende Bearbeitung z.B. Konflikte innerhalb der Befehls-Pipeline entstehen?Wenn z.B. sowohl Befehle als auch Daten in der IF- bzw. MEM-Stufe aus dem Hauptspeicher nachgeladen werden müssen und dieser nur einen Speicherkanal (Memory Port) besitzt
- 26Was passiert bei einem Speicher-Lesekonflikt mit der Pipeline?Diese muss für einen der beiden konkurrierenden Befehle angehalten werden, bis der Speicherkanal wieder zur Verfügung steht
Informações
- Descrição
- Informatik (Computersysteme II) FlashCards sobre 2.4.3 Computersysteme II, MIPS-Pipeline, criado por David Bratschke em 31-01-2018.
- Criado por
- David Bratschke
- Visualizações
- 36
- Avaliação