Quiz
PERIFERICOS E INTERFACES | TEMA 2
Create a free account to finish this quiz
Save your progress and see your final score.
Already have an account? Sign in
Questions in this quiz (32)
1**SIN CONTESTAR**
En el bus PCI de 32 bits la señal C/E[3:0]#- ADurante la fase de dirección se transmite el "comando" que se debe ejecutar y durante la transferencia de datos indica cuales de los 4 bytes están activos
- BEs activada por quién pone el dato en el bus, si es una lectura lo pone el esclavo para indicar el ancho de la transferencia y durante la escritura es el procesador el que indica que tamaño del datos en bus
- CLa proporciona el dispositivo seleccionado, indicado durante una lectura que hay un dato válido en el bus o si se ha detectado un error
- DTodas las otras son falsas
2El bit de "reconocimiento" o "Acknowledge" en el bus I2C es enviado por:
- AEl receptor (receiver)
- BEl transmisor (transmiter)
- CEl maestro (master)
- DEl esclavo (slave)
3Cuando se envía un "1" por las señales de datos D+ y D- de un bus USB, las tensiones que aparecen en las líneas serían:
- ALa señal D+ estaría a 5 voltios y D- a cero
- BLa señal D+ estaría a 250 mv y D- & amp; amp; lt; 0,3 voltios
- CLa diferencia de tensión entre D+ y D- sería positiva y mayor que un cierto umbral
- DTodas las anteriores son falsas
4En el bus PCI la señal STOP#:
- AEs activada por el dispositivo seleccionado cuando ha reconocido su dirección
- BEs activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para indicar que va a terminar la transferencia
- CEs activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias transferencias
- DTodas las otras son falsas
5**SIN CONTESTAR**
La condición de "Inicio" o "Start" dentro del protocolo en el bus I2C es:- AUna transición de "0" a "1" (ascenso) en la línea de datos (SDA) mientras la línea de reloj (SCL) está a "1"
- BUna transición de "0" a "1" (ascenso) en la línea de datos (SDA) mientras la línea de reloj (SCL) está a "0"
- CUna transición de "1" a "0" (caída) en la línea de datos (SDA) mientras la línea de reloj (SCL) está a "0"
- DUna transición de "1" a "0" (caída) en la línea de datos (SDA) mientras la línea de reloj (SCL) está a "1"
6**SIN CONTESTAR**
Un cable compatible USB type-C se caracteriza por:- ASoportar velocidades de hasta 20 Gbps
- BPermitir transferencias de datos, vídeo y alimentación por el mismo cable
- CDisponer de 24 señales y con extremos de cable diferentes sólo en caso de que el periférico a conectar tenga capacidades de vídeo
- DNinguna de las anteriores
7**SIN CONTESTAR**
Respecto al apantallamiento de las señales en el bus USB 2.0 podemos decir que:- AEl apantallamiento es opcional y depende de la calidad del cable
- BLa norma exige el apantallamiento externo en forma de malla trenzada de todos los conductores
- CEs suficiente que las líneas de datos estén trenzadas no siendo necesario el apntallamiento para cables de longitud inferior a 0,75 mts
- DTodas las anteriores son falsas
8**SIN CONTESTAR**
En la conexión de varios periféricos a un puerto USB de un sistema computador podemos:- AUsar todos los "hubs" que queramos hasta obtener el número de puertos que se necesiten
- BUsar cables derivadores para conectar los dispositivos
- CEl número de hubs está limitado
- DConectar hasta 128 dispositivos una vez realizado el proceso de enumeración
9**SIN CONTESTAR**
Cuando se lee el bit de reconocimiento (Ack) en el bus I2C, si su valor es "0"...- ASignifica que no está disponible y permanezco leyéndolo hasta que cambie a 0
- BSignifica que está disponible para continuar
- CSignifica que no está disponible y que debo reiniciar la transferencia desde el START
- DTengo que leer la señal SCL para ver si ha sido "intervenida" poniéndola a 0, y en ese caso esperar a que la liberen
10**SIN CONTESTAR**
El envío de un comando para obtener un descriptor necesariamente tiene que hacer uso de:- AUna transferencia de interrupción
- BLa etapa "data" de una transferencia de control
- CUna transacción del tipo "setup" de una transferencia de control
- DNinguna de las anteriores
11**SIN CONTESTAR**
En el bus I2C el "receptor" es...- AEl dispositivo que envía datos al bus
- BEl dispositivo que recibe datos desde el bus
- CEl dispositivo que inicia una transferencia, genera las señales de reloj y termina un envío de datos
- DEl dispositivo direccionado por un master
12Las especificaciones del estándar de bus USB 1.x/2.0 especifican que:
- APuede haber más de un "host controller" por bus y hasta 127 dispositivos/bus
- BSólo puede haber un "host controller" por bus y hasta 128 dispositivos por bus
- CCada bus USB necesita de un "host controller" al que se pueden conectar hasta un máximo de 127 dispositivos
- DNada de lo anterior
13**SIN CONTESTAR**
Los "bus trasnsceivers":- APueden funcionar alternativamente como "driver" y como "receiver" y por lo tanto debe existir una señal de control para especificarlo
- BEstán asociados específicamente a los puertos de entrada del computador y se utilizan para elevar el nivel de señal
- CSe utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el bus más lento con el superior más rápido
- DSe ha introducido con las versiones serie de los buses, como PCI_Express, en el que hay implementar los canales bidreccionales de comunicación
14**SIN CONTESTAR**
En el caso de un bus de líneas dedicadas...- APrimero se especifica la dirección y luego se transmite el dato, pueden aparecer retardos adicionales si fuese necesario tomar el control del bus dos veces por medio de un procedimiento de arbitraje
- BSe realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de memoria, con la finalidad de optimizar el uso de la cache
- CLa dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible
- DLa dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se ubica en el bus de datos y hasta que se complete hasta la transferencia
15**SIN CONTESTAR**
En la relación a la transmisión de los datos de USB ¿cuál de las siguientes afirmaciones es cierta?- ALos datos son codificados según la técnica NRZ
- BLos datos se envían de modo que un "1" se corresponde con una tensión positiva y un "0" con una tensión de 0 voltios
- CEl envío de datos exige con el método NRZI
- DLos datos se codifican de modo que provocamos en las líneas de datos una transición en voltaje cuando se envía un "1" lógico
16**SIN CONTESTAR**
En el bus PCI la señal TRDY#- AEs activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos y durante la escritura indica que hay un dato válido en bus
- BLa proporciona el dispositivo seleccionado, indicando durante una lectura que hay un dato válido en el AD bus y durante una escritura que está listo para aceptar datos
- CEs activada por el dispositivo seleccionado cuando ha reconocido su dirección, indicando durante una lectura que está preparado para aceptar datos y durante la escritura indica que hay un dato válido en bus
- DEs activada por el dispositivo seleccionado cuando ha reconocido su dirección para indiciar al maestro actual si se ha seleccionado un dispositivo
17**SIN CONTESTAR**
En el proceso de enumeración de un dispositivo en el bus USB ¿cuál de las siguientes afirmaciones es falsa?- AEl dispositivo que se conecta queda a la espera de que el host le asigne una dirección
- BSiempre se inicia una comunicación con un dispositivo de dirección 0 y endpoint 0 hasta que le asigne la dirección definitiva
- CLa asignación de una dirección siempre es posterior al proceso en el que se detecta si el dispositivo funciona en alta velocidad (high speed)
- DEl proceso de enumeración puede utilizar una transferencia isócrona solo si se está enumerado un dispositivo multimedia
18**SIN CONTESTAR**
Cuando se obtiene información de los dispositivos conectados a un bus USB a través de los descriptores ¿qué orden en la obtención de los diferentes descriptores le parece más lógica?- ADevice - configuration - interface - endpoint
- BDevice - endpoint - interface - configuration
- CInterface - device - configuration - endpoint
- DDevice - interface - configuration - endpoint
19**SIN CONTESTAR**
¿Qué secuencia de velocidades de las que se muestran a continuación es correcta en relación a la evolución del bus USB?- A12 Mbps/48 Mbps/480 Mbps/4.8Gbps/10Gbps
- B1.2 Mbps/4.8 Mbps/480 Mbps/4.8Gbps/9.6Gbps
- C1.5 Mbps/12 Mbps/480 Mbps/4.8Gbps/10Gbps
- D1.5 Mbps/15 Mbps/2.5 Gbps/5Gbps/10Gbps
20**SIN CONTESTAR**
El arbitraje "oculto" o "solapado"- AEs una de las mejoras que introdujo el bus PCI Express
- BEs una de las mejoras que introdujo el bus PCI-64
- CTiene el problema de que eleva la complejidad y el coste, pero lo compensa porque es posible establecer políticas distintas y variables (dinámicas)
- DConsiste en realizar el arbitraje al mismo tiempo que se realiza una transferencia, por lo que no se utiliza ciclo adiciones
21**SIN CONTESTAR**
Las especificaciones del bus PCI...- AFueron creadas por Intel a principios de los años 80 para uso exclusivo de sus procesadores, y continua teniendo el control total sobre su desarrollo y evolución
- BSon una evolución de un bus creado originalmente por la empresa Philips, y adaptado por Intel a sus procesadores
- CEstán en manos de la asociación PCI SIG (Special Interest Group) que se preocupe de la compatibilidad y la evolución del mismo
- DOriginalmente eran para un monoprocesador Pentium, y fue creado desde cero buscando ser económico, flexible y rápido
22**SIN CONTESTAR**
Las órdenes del bus PCI de reconocimiento de interrupción...- AHacen que podamos conectar distintos dispositivos sin que importe sus velocidades
- BPermiten que se realice las transferencias en términos de líneas de caché, si el controlador de memoria utiliza el protocola PCI para las transferencias entre la caché y la memoria principal
- CSe utilizan para intercambiar datos entre el maestro y un controlador de E/S
- DTodas las otras son falsas
23La velocidad de propagación de las señales en las líneas de transmisión depende de:
- ALa impedancia característica que aumenta cuando aumenta la autoinducción L y/o la capacidad
- BLa constante dieléctrica efectiva del bus, siendo el retraso por unidad de longitud inversamente proporcional del producto de la capacidad C por la autoinducción L
- CLa constante dieléctrica efectiva del bus, siendo el retraso por unidad de longitud directamente proporcional al producto de la capacidad C por la autoinducción L
- DLa impedancia característica que aumenta cuando disminuye la autoinducción L y/o la capacidad
24**SIN CONTESTAR**
Los drivers del bus tipo "Totem Pole"- AEs necesario que tenga una resistencia de "pull-up" y funciona como un AND-implícito
- BEs necesario que tenga una resistencia de "pull-down" y funciona como un OR-implícito
- CSus valores de salida, pueden ser "alto" (high), "bajo" (low) o "desconectado" (alta impedancia o three-state)
- DTodas las anteriores son falsas
25**SIN RESPONDER**
Las condiciones "Inicio" (Start) y/o "Parada" (Stop) en el bus I2C:- ASon siempre generadas por el "Esclavo" (slave)
- BSon siempre generadas por el "Maestro" (master)
- CPor el "Transmisor" (transmiter) para poder iniciar y terminar la transmisión
- DPor el "Transmisor" (transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de "Parada" (stop) para detener la transmisión si no pudiese continuar recibiendo datos
26**SIN RESPONDER**
El bus PCI Express (x1)...- ASe basa una interconexión diferencial seré bidireccional, de baja tensión y 2,5 Gb/s
- BSe basa una interconexión diferencial serie undireccional dual, de baja tensión y 2,5 Gb/s
- CSe basa en una interconexión diferencial serie bidireccional dual, de baja tensión y 2,5 Gb/s
- DEs bus de comunicación serie multipunto, de alta velocidad y propósito general
27**SIN RESPONDER**
En el bus I2C, el esclavo...- ADespués de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W + 1 stop bit)
- BDespués de la condición de Start envía un código de dirección de un esclavo (7 bits de dirección + 1 bit de R/W)
- CDespués de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W)
- DTodas las otras son falsas
28**SIN RESPONDER**
El método de arbitraje de Daisy-Chain- AEs el más eficiente porque permite implementar cualquier política de la forma más económica
- BEs el más seguro y robusto que existe, a pesar de ser algo antiguo
- CTiene el problema de que su construcción es más complicada, pero lo compensa porque es posible establecer políticas distintas y variables (dinámicas)
- DEs de implementación muy sencilla pero la prioridad viene fiada por la posición relativa en el bus
29**SIN RESPONDER**
El bus PCI de 64 bits tiene...- ALíneas de test que siguen el estándar IEEE para procedimientos de test
- BPareja de líneas REG-GNT para permitir la gestión centralizada de múltiples maestros
- CLíneas de Soporte de cache para permitir memorias caché en el bus asociadas a otro dispositivo
- DTodas las afirmaciones son ciertas
30**SIN RESPONDER**
Durante la transferencia de los bits en el bus I2C...- AEl transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 1 y los mantiene estable mientras la señal de reloj SCL está a 0
- BEl receptor lee el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1
- CMientras la señal de reloj SCL está a 1 se da tiempo para que el transmisor ponga la información en el SDA y la lea el receptor, y mientras SCL está a 0, se da tiempo para prepara el siguiente bit
- DEl transmisor pone el bit de datos en el SDA mientras la señal de reloj SLC está a 0 y los mantiene estable mientras la señal de reloj SCL está a 1
31**SIN RESPONDER**
Las operaciones de lectura-modificación-escritura...- AProporciona la dirección una sola vez al comienzo, salvo que mientras se realiza la modificación otro maestro escriba en esa posición, lo que obligaría a reiniciar la lectura
- BProporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es útil entre otras cosas para proteger la memoria compartida del acceso de otro maestros
- CBuscan garantizar la seguridad haciendo una lectura previa del valor que se va a escribir, de forma que si se produce un error en el bus, se podría restaurar el valor antiguo
- DSon operaciones antiguas que se mantienen por garantizar la compatibilidad con el hardware existente
32¿Cuál de las siguientes transferencias sería la más adecuada para conectar un dispositivo USB de almacenamiento masivo?
- ADe control
- BIsóncrona
- CDe volumen o "bulk"
- DInterrupción
Information
- Description
- Quiz on PERIFERICOS E INTERFACES | TEMA 2 , created by Paco Fontanero on 24/02/2019.
- Author
- Paco Fontanero
- Language
- Español
- Views
- 13
- Rating
- No ratings yet Rate this quiz