PLD

PLD

1. GAL Generic Array Logic

   • PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda.
     • El fusible se reemplaza por una celda EECMOS y mediante programación se activa o desactiva cada celda.

2. MACROCELDA

   • Provistas con registros, control de polaridad y buffers para utilizar salidas con alta impedancia.

3. FPGA (Field Programmable Ga e Array)

   • Arreglo de varias celdas lógicas que se comunican por canales de conexión verticales y horizontales.

4. CELDAS LÓGICAS

   • Utiliza generadores de funciones que precalculan el resultados y se almacenan en el generador
     • Las entradas del generador funcionan como un bus de direcciones y medisnte combinaciones se selecciona el resultado correcto.

5. PAL Programable Array Logic

   • Matriz de compuertas AND y un arreglo de compuertas OR. Se obtiene una función lógica de suma de productos
     • Una matriz de conexiones es una red de conductores distribuidos en filas y columnas, con un fusible en cada interseccion.
       • El fusible selecciona cual entrada se conecta al arreglo AND u OR.

6. CPLD Complex Programmable Logic Device

   • Constituido por múltiples bloques lógicos similares a un PLD. Se comunican con una matriz programable de interconexiones
     • Cada Bloque Lógico es similar a un PLD, usualmente tienen de 4 a 20 macroceldas.
   • Mayor nivel de integración, mejora confiabilidad y reduce costos.

7. Tecnología de Conexiones entre canales.

   • ANTIFUSE. Solo se programa una vez y utilizan un fusible para las conexiones.
   • SRAM. Implementadas como generadores de funciones para remplazar la lógica combinacional. Son utilizados para controlar multiplexores e interconectar celdas lógicas entre ellas.}