Mindmap
VHDL
Inhalt der Mindmap
VHDL
ESTRUCTURA
- Para ello tenemos como palabras claves VHDL and, or, not, nand, nor, xor, xnor
- La entidad "entity"
- Se debe describir la funcionn logica de sus entradas que son externas y salidas
- El dominado de los puertos
- La arquitectura (architecture)
- El dominado de los puertos
- Se debe describir la funcionn logica de sus entradas que son externas y salidas
- La entidad "entity"
- Para ello tenemos como palabras claves VHDL and, or, not, nand, nor, xor, xnor
TIPOS DE OBJETOS DE DATOS
- Objetos
- - Constante - Variables -Señales - Ficheros
- - Constante - Variables -Señales - Ficheros
- Datos
- -Access -Compuestos -Record -Array -Escalares -Entero -Real -Enumerado -Fisico
- -Access -Compuestos -Record -Array -Escalares -Entero -Real -Enumerado -Fisico
- Objetos
TIPOS DE OPERADORES
- Operadores Lógicos Misma Prioridad: and, nand, or, nor y xor. Mayor Prioridad: not.
- Operadores de Relación Menor que, <. Menor o igual que, <=. Mayor que, >. Mayor o igual que, >=. Igual que, =. Distinto que, /=.
- Operadores Aritméticos Suma (+) y Resta (-). Multiplicación (*) y División (/). Exponencial (**). Valor absoluto (abs). Módulo (mod) y Resto (rem).
TIPOS DE SENTENCIAS
- Concurrentes
- - La principal sentencia concurrente de VHDL es el proceso (process) que define los limites de un dominio secuencial - Estas secuencias utilizan una sintaxis conveniente - Estas sentencias facilitan la reusabilidad de un dominio concurrente.
- Secuenciales
- Se emplean sentencias secuenciales y no concurrentes: PROCESOS. Se ejecutan en un orden determinado, se finaliza la ejecución de una sentencia antes de pasar a la siguiente. Los componentes se declaran dentro de la Arquitectura, antes de la sentencia BEGIN de la misma.
- Concurrentes