ASIC - created from Mind Map

Seite 1

Custom ICs

Nombre ?

Clasifiación

Desing Flow

Digitales o Analogos

Catalogos o databooks

No es ASIC

Conferencia IC Coustum - IEEE

Conferencia dediacada a avances ASIC

IEEE International ASIC Conference

Full-Custom ASIC

Standar-Cell Based ASIC(CBIC)

Gate-Array Based ASIC

PLD

Pocos

Diseña alguna o todas las celdas logicas

Muy especializado

Celdas lógicas prediseñadas

Diseñador define interconecciones

8 semanas

Standar cells

Ahorro tiempo

Standar Cell-Areas

Megacells

GA

Transistores en el wafer

Solo capas superiores de metal diseñadas

Channeled GA

Channeles GA

Estructura

Espacios predefinidos

2 semanas

No espacios predefinidos

Se conectan usando solo metal 1

SOG(Sea of Gates)

Enbedded GA

BDIC y MGA

Separan areas dedicadas a funcions especificas

Programable Logic Divices

Standar IC y ASIC

Diferente programacion

Estructura

FPGA

Macrocells+Interconeecion Programable

Field Programable Gate Array

Remplaza TTL

Estructura

+ compleja q PLD

Programmable Logic Cells+ Programmable Interconnect

Design Entry

Logic Sinthesys

System Partiotioning

Prelayaut Simulation

Floorplanning

Placenment

Diseño HDL

Netlist, dessripcion de celdas logicas y conecciones

Dividir el sistema grande en pequeñas piezas

Verifica el funcionamiento

Arreglar o distribuir los bloques

Define ubicaciones dentro de bloques