Estructura del Bus

flacayami20
Mind Map by , created over 5 years ago

Mind Map on Estructura del Bus, created by flacayami20 on 03/12/2014.

27
0
0
Tags No tags specified
flacayami20
Created by flacayami20 over 5 years ago
AQA - English Language Unit 1
Alice Love
Biology -B2
HeidiCrosbie
UNIT 1 DIGITAL MEDIA SECTORS AND AUDIENCES
carolyn ebanks
8 Motivational Quotes for Students
Andrea Leyden
Principios de Vuelo
Adriana Forero
Plant Structure and Photosynthesis
mckenziedev
English Techniques
shenaii matlock
Break-even Analysis - FLASH CARDS
Harshad Karia
CUMULATIVE FREQUENCY DIAGRAMS
Elliot O'Leary
IB Bio - Mitosis Quiz
j. stu
Estructura del Bus
1 Funciones que Realiza el Bus del Sistema
1.1 El bus se puede definir como un conjunto de líneas conductoras de hardware utilizadas para la transmisión de datos entre los componentes de un sistema informático.
1.1.1 En una ruta compartida que conecta
1.1.1.1 microprocesador, la controladora de unidad de disco, la memoria y los puertos de entrada/salida (E/S), para permitir la transmisión de información.
2 Estructuras de Interconexión en los Buses
2.1 Estructuras de Interconexión
3 Existen dos organizaciones físicas de operaciones E/S que tienen que ver con los buses que son:
3.1 Bus único
3.1.1 los considera a ambos como posiciones de memoria (incluso equipara las operaciones E/S con las de lectura/escritura en memoria).
3.1.2 La mayor ventaja del bus único es su simplicidad de estructura que le hace ser más económico, pero no permite que se realice a la vez transferencia de información entre la memoria y el procesador y entre los periféricos y el procesador.
3.1.3 PCI (Peripheral Component Interconnect)
3.1.3.1 Visto lo anterior, se puede ver que el bus del futuro es claramente el PCI de Intel. PCI significa : interconexión de los componentes periféricos (Peripheral Component Interconnect) y presenta un moderno bus que no sólo está diseñado para no tener la relación del bus ISA con respecto a la frecuencia de reloj o su capacidad, sino que también la sincronización con las tarjetas de ampliación en relación a sus direcciones de puerto, canales DMA e interrupciones se ha automatizado
3.2 Bus dedicado
3.2.1 trata a la memoria de manera distinta que a los periféricos (utiliza un bus especial)
3.2.2 tiene 4 componentes fundamentales:
3.2.2.1 Datos
3.2.2.1.1 Intercambio de información entre la CPU y los periféricos.
3.2.2.2 Control
3.2.2.2.1 Lleva información referente al estado de los periféricos (petición de interrupciones).
3.2.2.3 Direcciones
3.2.2.3.1 Identifica el periférico referido.
3.2.2.4 Sincronizacion
3.2.2.4.1 Temporiza las señales de reloj.
3.2.3 es mucho más flexible y permite transferencias simultáneas. Sin embargo, su estructura es más compleja y por tanto sus costos son mayores. .
3.3 La primera gran diferencia entre estos dos tipos de estructuras es que el bus único no permite un controlador DMA (todo se controla desde la CPU ), mientras que el bus dedicado si que soporta este controlador.
4 Tipos de Buses
4.1 El Bus XT y el Bus ISA (AT)
4.1.1 Cuando en 1980 IBM fabricó su primer PC, este contaba con un bus de expansión conocido como XT que funcionaba a la misma velocidad que los procesadores Intel 8086 y 8088 (4.77 Mhz). El ancho de banda de este bus (8 bits) con el procesador 8088 formaba un tandem perfecto, pero la ampliación del bus de datos en el 8086 a 16 bits dejó en entredicho este tipo de bus (aparecieron los famosos cuellos de botella).
4.2 Bus Micro Channel (MCA)
4.2.1 Vistas las limitaciones que tenía el diseño del bus ISA en IBM se trabajó en un nueva tecnología de bus que comercializó con su gama de ordenadores PS/2. El diseño MCA (Micro Channel Arquitecture) permitía una ruta de datos de 32 bits, más ancha, y una velocidad de reloj ligeramente más elevada de 10 Mhz, con una velocidad de transferencia máxima de 20 Mbps frente a los 8 Mbps del bus ISA .
4.3 EISA (Extended ISA)
4.3.1 El principal rival del bus MCA fue el bus EISA, también basado en la idea de controlar el bus desde el microprocesador y ensanchar la ruta de datos hasta 32 bits. Sin embargo, EISA mantuvo compatibilidad con las tarjetas de expansión ISA ya existentes lo cual le obligo a funcionar a una velocidad de 8 Mhz (exactamente 8.33). Esta limitación fue la que adjudicó el papel de estándar a esta arquitectura, ya que los usuarios no veían factible cambiar sus antiguas tarjetas ISA por otras nuevas que en realidad no podían aprovechar al 100%.
4.4 Vesa Local Bus
4.4.1 Al contrario que con el EISA, MCA y PCI, el bus VL no sustituye al bus ISA sino que lo complementa. Un PC con bus VL dispone para ello de un bus ISA y de las correspondientes ranuras (slots) para tarjetas de ampliación. Además, en un PC con bus VL puede haber, sin embargo, una, dos o incluso tres ranuras de expansión, para la colocación de tarjetas concebidas para el bus VL, casi siempre gráficos. Solamente estos slots están conectados con la CPU a través de un bus VL, de tal manera que las otras ranuras permanecen sin ser molestadas y las tarjetas ISA pueden hacer su servicio sin inconvenientes.
4.4.2 VL
4.4.2.1 es una expansión homogeneizada de bus local, que funciona a 32 bits, pero que puede realizar operaciones a 16 bits.
4.4.3 VESA
4.4.3.1 presentó la primera versión del estándar VL-BUS en agosto de 1992. La aceptación por parte del mercado fue inmediata. Fiel a sus orígenes, el VL-BUS se acerca mucho al diseño del procesador 80486 .

Media attachments