Quiz
Control 7-8
Create a free account to finish this quiz
Save your progress and see your final score.
Already have an account? Sign in
Questions in this quiz (40)
1Indicar qué representa V1 en la instrucción ADDSV V1,F1,V2:
- AEl registro vectorial de origen
- BEl registro vectorial de destino
- CUn registro escalar
- DUna dirección de memoria
2Los procesadores vectoriales no trabajan con valores escalares aislados, por lo que no
necesitan de una unidad especial para su tratamiento.- ATrue
- BFalse
3Indicar cuál es el tiempo de ejecución de una operación entre vectores de longitud 32 en un
cauce segmentado de 5 etapas, sabiendo que cada etapa se completa en 7 milisegundos:- A534 ms
- B252 ms
- C198 ms
- D270 ms
4Los procesadores vectoriales explotan, principalmente, la proximidad temporal de referencias en
los vectores.- ATrue
- BFalse
5Un procesador superescalar no puede incluir la técnica de segmentación de cauce.
- ATrue
- BFalse
6En los procesadores superescalares, la planificación de la ejecución de las instrucciones es:
- ADinámica
- BAleatoria
- CForzada
- DEstática
7Los procesadores matriciales son del tipo:
- AMISD
- BMIMD
- CSISD
- DSIMD
8Un procesador VLIW puede incluir la técnica de segmentación de cauce.
- ATrue
- BFalse
9En un procesador superescalar es el compilador el que planifica las instrucciones a ejecutar.
- ATrue
- BFalse
10El grado en el que un computador es capaz de ejecutar varias instrucciones independientes al
mismo tiempo se denomina:- AParalelismo superescalar
- BParalelismo de la máquina
- CParalelismo en las instrucciones
- DParalelismo vectorial
11En un procesador superescalar es el hardware el que planifica las instrucciones a ejecutar.
- ATrue
- BFalse
12Indicar cómo se denomina la técnica que, en un procesador VLIW, permite eliminar ciertas
dependencias de datos:- ADesenrollado de bucles
- BPlanificación estática de bucles
- CEmisión desordenada de bucles
- DRenombrado de bucles
13Al número de cauces segmentados de un procesador superescalar se le conoce con el nombre
de:- AEtapa
- BCardinalidad
- CGrado
- DEscala
14La longitud del vector [1,2,3,4,5,7] es:
- A6
- B3
- C5
- D7
15Los monoprocesadores son computadores son del tipo:
- AMISD
- BSISD
- CSIMD
- DMIMD
16La longitud y la ubicación de los vectores son dos aspectos fundamentales a tratar en un
procesador vectorial.- ATrue
- BFalse
17En los procesadores superescalares, el número de instrucciones que se lanza en cada ciclo:
- AEs siempre múltiplo de 2
- BEs igual al número de ALUs
- CEs fijo
- DNo es fijo
18Indicar qué técnica se suele implementar en la memoria principal de los computadores con
procesadores vectoriales:- AMemoria Entrelazada
- BProtocolo MESI
- CMemoria Caché de segundo nivel
- DMemoria virtual
19La principal diferencia entre los procesadores superescalares y los procesadores VLIW es:
- ALa forma en la que se gestionan las dependencias
- BEl número de unidades funcionales
- CEl número de unidades de acceso a memoria
- DLa forma en la que se planifica la ejecución de las instrucciones
20El resultado de aplicar la operación "producto escalar" entre los vectores [1,3,6] y [2,1,4] es:
- A17
- B19
- C29
- D30
21Los procesadores vectoriales poseen tanto registros vectoriales como registros escalares.
- ATrue
- BFalse
22Un valor de CPI menor que 1 se puede alcanzar utilizando procesadores:
- ASuperescalares
- BSegmentados
- CSISD
- DCon pipelining
23El resultado de aplicar la operación "modulo" sobre el vector [1,2,3,4,5,7] es:
- A100
- B104
- C122
- D22
24Indicar cómo se denomina la técnica que, en un procesador superescalar, permite crear copias
temporales de los valores escritos en un registro:- ADesenrollado de registros
- BEmisión desordenada de registros
- CRenombrado de registros
- DPlanificación estática de registros
25Indicar qué contiene R1 en la instrucción LV V1,R1:
- AEl registro vectorial de destino
- BUn valor escalar que será sumado a V1
- CEl registro vectorial de origen
- DUna dirección de memoria
26Indicar qué representa V2 en la instrucción ADDSV V1,F1,V2:
- AEl registro vectorial de destino
- BUn registro escalar
- CUna dirección de memoria
- DEl registro vectorial de origen
27Los procesadores vectoriales son del tipo:
- AMIMD
- BMISD
- CSIMD
- DSISD
28Indicar cuál es el tiempo de ejecución de una operación entre vectores de longitud 16 en un
cauce segmentado de 4 etapas, sabiendo que cada etapa se completa en 10 milisegundos:- A190 ms
- B200 ms
- C180 ms
- D150 ms
29En un procesador VLIW es el compilador el que planifica las instrucciones a ejecutar.
- ATrue
- BFalse
30En un procesador superescalar es necesario contar con algún dispositivo de almacenamiento
temporal para las instrucciones que finalizan de forma desordenada.- ATrue
- BFalse
31Indicar cuál de los siguientes no es un requisito de implementación para un procesador
superescalar:- AContar con un mecanismo para identificar dependencias
- BContar con un sistema de memoria que permita múltiples accesos
- CContar con un mecanismo que implemente la técnica de desenrollado de bucles
- DContar con mecanismos para captar varias instrucciones a la vez
32Indicar cuál de las siguientes arquitecturas no realiza procesamiento escalar:
- AProcesador segmentado
- BProcesador superescalar
- CProcesador VLIW
- DProcesador vectorial
33Indicar cómo se denomina el mecanismo que rige el orden en el que las instrucciones de un
programa comienzan a ser ejecutadas en un procesador superescalar:- APolítica de finalización
- BPolítica de escritura
- CPolítica de emisión
- DPolítica de ejecución
34Indicar cuál de las siguientes no es una ventaja de los procesadores vectoriales:
- AGran capacida de cómputo
- BEliminación de las depedencias de control
- CEficiencia en el acceso a memoria
- DReducción de las dependencias de datos
35Indicar qué representa F1 en la instrucción ADDSV V1,F1,V2:
- AEl registro vectorial de origen
- BUna dirección de memoria
- CUn registro escalar
- DEl registro vectorial de destino
36En un procesador VLIW es el hardware el que planifica las instrucciones a ejecutar.
- ATrue
- BFalse
37En los procesadores VLIW, la planificación de la ejecución de las instrucciones es:
- ADinámica
- BForzada
- CEstática
- DAleatoria
38El grado en el que las instrucciones de un programa son independientes entre sí se denomina:
- AParalelismo superescalar
- BParalelismo de la máquina
- CParalelismo en las instrucciones
- DParalelismo vectorial
39Indicar cuál es el tiempo de ejecución de una operación entre vectores de longitud 8 en un
cauce segmentado de 6 etapas, sabiendo que cada etapa se completa en 4.1 milisegundos:- A54.2 ms
- B53.3 ms
- C45.7 ms
- D56.8 ms
40La dependencia que ocurre cuando una instrucción destruye un valor que debe ser utilizado por
una instrucción anterior se denomina:- AEstructural
- BAntidependencia
- CDe control
- DDe datos
Information
- Description
- Informática Quiz on Control 7-8, created by Alicia Ceruelo on 18/06/2018.
- Author
- Alicia Ceruelo
- Language
- Español
- Views
- 0
- Tags
- Rating
- No ratings yet Rate this quiz