Flashcards
2.3 Computersysteme II, Mehrzyklusarchitekturen
Cards in this deck (29)
- 1Ergänze: Bei der Mehrzyklen-Mikroarchitektur wird der auszuführende Befehl in ....?mehrere Schritte aufgegliedert
- 2Wann kann der Prozessor bei einer Mehrzyklenarchitektur auf den Speicher, Registersatz und ALU zugreifen?Grds. in jedem einzelnen Schritt eines Befehls
- 3Wieviele Addierer werden bei einer Mehrzyklenarchitektur benötigt?Nur einer in der ALU
- 4Wie wird bei einer Mehrzyklusarchitektur entschieden, für welchen Zweck die ALU genutzt wird?durch Steuersignale der
Steuereinheit und die beiden Multiplexer an den Eingängen der ALU - 5Inwiefern unterscheidet sich die Mehrzyklenarchitektur in Sachen Daten- und Befehlsspeicher von der Einzyklusarchitektur?Bei dieser sind Daten- und Befehlsspeicher kombiniert in einer Funktionseinheit
- 6Was ist der erste Schritt, der bei der Ababeitung eines Befehls in der Mehrzyklenarchitektur vollzogen wird?Laden des Befehls aus dem Speicher und speichern in dem Befehlsregister
- 7Warum wird bei der Mehrzyklenarchitektur ein Befehl zunächst in einem extra Befehlsregister zwischengespeichert?Damit dieser dann auch für spätere / weitere Zyklen zur Verfügung stehen kann
- 8Wozu dient das IR-Write-Signal?Dieses wird gesetzt, wenn das Befehlsregister mit einem neuen Befehl aktualisiert werden soll
- 9Was geschieht in einer Mehrzyklenarchitektur beim lw-Befehl nachdem dieser ins Befehlsregister gespeichert wurde?Es wird die Basisadresse
vom Registersatz gelesen, diese befindet sich im rs-Feld des Befehls[25:21] - 10An welchem Port des Registersatzes wird die Basisadresse für den Speicherzugriff beim lw-Befehl bereitgestellt?Am Ausgang:
Lese-Daten-1 - 11Woher wird beim lw-Befehl das Offset bestimmt?Dieser wird aus dem unmittelbaren Feld des Befehls (Befehl[15:0]) gelesen und durch eine Vorzeichenerweiterung auf einen 32-Bit-Wert vergrößert
- 12Muss in der Mehrzyklenarchitektur für einen lw-Befehl die ALU benutzt werden?Ja, um das Offset zur Basisadresse zu addieren
- 13Wie müssen die Steuersignale der Multiplexer zur Operandenauswahl vor der ALU für den lw-Befehl gesetzt werden?Bei dem lw-Befehl muss dafür
ALUScrA = 1
und
ALUSrcB[1:0] = 10
sein. - 14Wie muss das Steuersignal "ALUOperation" gesetzt werden, um die für den lw-Befehl gewünschte Addition in der ALU auszuführen?Dieses muss der Bitfolge 010 entsprechen
- 15Was geschieht beim lw-Befehl mit dem Ergebnis der Addition in der ALU?Nach der Addition der beiden Operanden
wird das ALU-Ergebnis
im ALUOut-Register zwischengespeichert - 16Was geschieht beim lw-Befehl nachdem die endgültige Adresse berechnet und im ALUout-Register gespeichert wurde?Anschließend wird das Datenwort an der berechneten Adresse aus dem Speicher gelesen und in das Speicherdatenregister geladen
- 17Was geschieht beim lw-Befehl ganz am Ende nachdem das Datenwort aus dem Speicher gelesen und in das Speicherdatenregister geschrieben wurde?Es wird der Inhalt des Speicherdatenregisters in den Registersatz geschrieben
- 18Wie muss das "IorD"-Signal für den lw-Befehl gesetzt werden?Zum Schreiben des Datenwortes aus dem Speicher ins Speicherdatenregister auf 1
(Für den Befehl selbst vorher natürlich 0) - 19Wie müssen das Signal "MemToReg" und "RgDst" für den lw-Befehl bei einer Mehrzyklenarchitektur gesetzt werden, damit das Datenwort am Ende auch in das Zielregister geschrieben werden kann?Dieses muss gesetzt und RegDst = 0 sein, damit das rt-Feld (Befehl[20:16]) des Befehlswortes als Zieladresse im Registersatz genutzt wird
- 20Wie funktioniert die Erhöhung des Befehlszählers nach einem Befehl bei einer Mehrzyklenarchitektur?Es wird wieder die ALU genutzt,
dazu muss das Steuersignal ALUSrcA = 0
und ALUSrcB[1:0] = 01 sein
und das Ergebnis wird
dann in den PC geschrieben - 21Wie müssen die Signale "PCSrc" und "PCWrite" für eine automatische Erhöhung des Befehlszählers gesetzt werden?PCSrc = 0 ist. Und PCWrite = 1
(stellt sicher, dass in das PC-Register nur in bestimmten Zyklen geschrieben wird) - 22Wie müssen "ALUSrcA" und "ALUSrcB" für einen R-Type-Befehl gesetzt werden, um die richtigen Operanden in der ALU nutzen zu können?ALUSrcA = 0;
und
ALUSrcB[1:0] = 00 - 23Wie muss das Signal "Branch" für einen R-Type-Befehl gesetzt werden?Dieses muss 0 sein
- 24Wohin wird bei einem R-Type-Befehl das Ergebnis einer ALU-Berechnung zunächst geschrieben?In das ALUout-Register
- 25Wie müssen die Signale "RgDst" und "MemToReg" für einen R-Type-Befehl gesetzt werden, um das Ergebnis in das entsprechende Zielregister schreiben zu können?Das Steuersignal RegDst muss gesetzt und MemtoReg = 0 sein
- 26Was ist der Vorteil der Mehrzyklenarchitektur gegenüber der Einzyklusarchitektur?Die Abhängigkeit der Taktfrequenz
von der langsamsten
Ausführungseinheit wird vermieden.
Die Zahl der Taktzyklen pro Befehl variiert in Abhängigkeit von seiner Komplexität. - 27Ist ein Mehrzyklusprozessor grds. schneller als eine Einzyklusarchitektur?Nein.
- 28Welchen Vorteil bietet die Mehrzyklenarchitektur?Es wird nur noch ein Addierer (ALU) benötigt
- 29Welche Komponenten werden bei einer Mehrzyklusarchitektur zusätzlich benötigt?Zusätzliche Multiplexer und Hardwareregister, auf die von außen nicht zugegriffen werden kann
Information
- Description
- Informatik (Computersysteme II) Flashcards on 2.3 Computersysteme II, Mehrzyklusarchitekturen, created by David Bratschke on 27/01/2018.
- Created by
- David Bratschke
- Views
- 21
- Rating