Mapa mental
COE 321: Logic Design
Conteúdo do mapa
COE 321: Logic Design
Combinational Part
- Boolean Algebra
- Logic Gates
- K-maps
- Simplification
- Quine-McCluskey
- S-O-P & P-O-S
- Canonical Forms
- Gate Delay
- Verilog
- Technologies
- Multiplexers
- Decoders
- PLA's
- PAL's
- ROMs
- Designs
- Adder Design
Sequential Part
Assesment: Discrete Structures
MOS Transistors
- n-mos
- p-mos
Gates
- AND
- OR
- NOT
- NOR
- NAND
- XOR
- XNOR
Informações
- Descrição
- Mapa Mental sobre COE 321: Logic Design, criado por elio.saliba em 26-12-2014.
- Criado por
- elio.saliba
- Visualizações
- 2
- Avaliação