5571626
Description
Mind Map by Daniel Campoverd8775, updated more than 1 year ago
|
Created by Daniel Campoverd8775
almost 8 years ago
|
|
El procesador
- Ejecución de instrucciones
- Fetch: Buscar instrucción
- Decode: Decodificar instrucción
- Execution: Ejecutar instrucción
- Memory Access: Leer/Escribir en memoria
- Writeback: Volcar resultado en registro
- Fetch: Buscar instrucción
- Tipos de Instrucciones
- I
- Load/Store
- Aritmético - lógicas
- Saltos condicionales
- Saltos incondicionales
- Load/Store
- R
- Artimético - lógicas
- Artimético - lógicas
- J
- Saltos incondicionales
- Saltos incondicionales
- I
- Combinacional
- Las salidas dependen unicamente de las
entradas
- Las salidas dependen unicamente de las
entradas
- Secuencial
- Una instrucción tras
otra
- Salida depende del
estado
- Monociclo
- CPI = 1
- La duración del ciclo la define la
instrucción de mayor duración
- La duración del ciclo la define la
instrucción de mayor duración
- CPI = 1
- Multiciclo
- CPI > 1
- La duracion del ciclo la define la
etapa más larga
- La duracion del ciclo la define la
etapa más larga
- CPI > 1
- Monociclo
- Salida depende del
estado
- Una instrucción tras
otra
- Diseño de un procesador
- Requisitos de la ruta de datos
- Temporización (mono o multiciclo)
- Seleccionar modulos
- Ensamblar ruta de datos
- Puntos de control y sus valores
- Lógica de control
- Monociclo: Controlador
- Seleccionar las operaciones a realizar
por los módulos
- Control principal
- Decodificar OP
- Decodificar OP
- Control local
- Decodificar FUNCT
- Decodificar FUNCT
- Control principal
- Seleccionar las operaciones a realizar
por los módulos
- Monociclo: Controlador
- Lógica de control
- Puntos de control y sus valores
- Ensamblar ruta de datos
- Seleccionar modulos
- Monociclo
- Cada recurso se usa 1 vez por
instrucción
- Memoria de datos e instrucciones
separadas
- Multiplexores cuando un valor puede venir de
varias fuentes
- Multiplexores cuando un valor puede venir de
varias fuentes
- Memoria de datos e instrucciones
separadas
- Cada recurso se usa 1 vez por
instrucción
- Temporización (mono o multiciclo)
- Arquitectura MIPS
- Instrucciones
- Tipo R (artimético-lógicas)
- Tipo I (Con memoria, salto condicional)
- Tipo J (salto incondicional)
- Tipo J (salto incondicional)
- Tipo I (Con memoria, salto condicional)
- Tipo R (artimético-lógicas)
- Ruta de datos
- PC
- Memorias separadas (datos, instrucciones)
- Banco de 32 registros
- 2 sumadores
- PC + 4
- Desplazamiento relativo a PC
- ALU
- Extensor de signo
- Desplazador a la izquierda
- Desplazador a la izquierda
- Extensor de signo
- PC + 4
- 2 sumadores
- Banco de 32 registros
- Memorias separadas (datos, instrucciones)
- PC
- Multiciclo
- Puntos de control no son tabla
de verdad
- Las señales se modifican en los ciclos de reloj
- Unidad de control
- Máquina de estados
- llamada "cableada"
- 8 estados en maximo 5 ciclos
- Ciclos F y D para todas las instrucciones
- Ciclos F y D para todas las instrucciones
- 8 estados en maximo 5 ciclos
- llamada "cableada"
- Microprograma
- Memoria ROM con señales de control
- Cada palabra es una microinstrucción
- Conjunto de microinstrucciones son un
microprograma
- Más flexible pero más lenta
- Más flexible pero más lenta
- Conjunto de microinstrucciones son un
microprograma
- Cada palabra es una microinstrucción
- Codificación horizontal
- Incorpora los valores de las señales de control
- Incorpora los valores de las señales de control
- Codificación vertical
- Las microinstrucciones se codifican
- Se necesita una decodificación
- Información de secuencia
- Información de secuencia
- Se necesita una decodificación
- Las microinstrucciones se codifican
- Memoria ROM con señales de control
- Máquina de estados
- Unidad de control
- Las señales se modifican en los ciclos de reloj
- Puntos de control no son tabla
de verdad
- Instrucciones
- Requisitos de la ruta de datos
Media attachments
Want to create your own Mind Maps for free with GoConqr? Learn more.